• 现行
  • 正在执行有效
  • 2021-06-08 颁布
©正版授权
注：本标准为国际组织发行的正版标准，下载后为完整内容；本图片为程序生成，仅供参考，介绍内容如有偏差，以实际下载内容为准
【正版授权】 IEC 61691-6:2021 EN Behavioural languages - Part 6: VHDL Analog and Mixed-Signal Extensions_第1页
全文预览已结束

下载本文档

基本信息：

  • 标准号：IEC 61691-6:2021 EN
  • 标准名称：行为语言-第六部分：VHDL模拟和混合信号扩展
  • 英文名称：Behavioural languages - Part 6: VHDL Analog and Mixed-Signal Extensions
  • 标准状态：现行
  • 发布日期：2021-06-08

文档简介

VHDL模拟和混合信号扩展是IEC61691-6:2021标准的一部分，它提供了一种用于模拟和混合信号设计的扩展语言。该标准定义了VHDL的新语法和语义，以支持模拟和混合信号设计的需求。

具体来说，该标准扩展了VHDL的功能，使其能够表示和描述模拟和混合信号电路的行为。这包括模拟数字转换器（ADC），模数转换器（DAC），线性稳压器，功率MOSFET和其他常见的模拟和混合信号电路。

这个扩展语言包括了一些新的表示和方法，如：

*时间轴描述：标准允许使用时间轴描述模拟和混合信号电路的行为，这有助于更精确地描述电路的响应时间，频率响应等。

*连续时间描述：标准允许使用连续时间描述方法，这使得描述模拟电路的行为更加精确。

*噪声和干扰建模：标准提供了噪声和干扰建模的语法和方法，这对于模拟电路的设计和验证非常重要。

*硬件描述语言（HDL）的接口：标准允许与其他HDL工具的接口，使得可以更容易地与其他工具协同工作。

IEC61691-6:2021EN标准为VHDL提供了模拟和混合信号的扩展，使得可以用VHDL来描述和设计更复杂的模拟

人人文库> 全部分类> 行业资料 > 各类标准

温馨提示

  • 1. 本站所提供的标准文本仅供个人学习、研究之用，未经授权，严禁复制、发行、汇编、翻译或网络传播等，侵权必究。
  • 2. 本站所提供的标准均为PDF格式电子版文本（可阅读打印），因数字商品的特殊性，一经售出，不提供退换货服务。
  • 3. 标准文档要求电子版与印刷版保持一致，所以下载的文档中可能包含空白页，非文档质量问题。
  • 4. 下载后请按顺序安装Reader（点击安装）和FileOpen（点击安装）方可打开。详细可查看标准文档下载声明

最新文档

评论

0/150

提交评论