数字电子技术4组合逻辑电路

第四章组合逻辑电路1第四章组合逻辑电路§4.1概述§4.2组合逻辑电路的分析方法和设计方法§4.3若干常用的组合逻辑电路§4.4组合逻辑电路中的竞争-冒险现象2内容提要组合逻辑电路的共同特点；组合逻辑电路一般的分析方法和设计方法；几种常用的中规模组合逻辑电路的工作原理和使用方法；竞争-冒险现象及其成因。3组合逻辑电路时序逻辑电路功能：输出只取决于当前的输入逻辑电路组成：门电路（不存在记忆元件）功能：输出取决于当前的输入原来的状态组成：组合电路记忆元件4.1概述一、组合逻辑电路的特点4二、逻辑功能的描述电路的逻辑功能可以通过逻辑图来表示，但更直观的方式是通过真值表和逻辑函数式来表达逻辑电路的功能。S=(A

B)

CICO=(A

B)CI+AB逻辑函数式5任意组合逻辑电路的函数式：

n个输入变量，m个输出变量，其关系可以用下面函数式表示:…6分析：设计：给定逻辑图得到逻辑功能分析给定逻辑功能画出逻辑图设计组合逻辑电路的研究内容：74.2组合逻辑电路的分析方法和设计方法1、由给定的逻辑图逐级写出逻辑函数式。2、对逻辑式进行化简：3、列出输入输出真值表；卡诺图化简法公式化简法最简与或式分析步骤4、根据真值表和逻辑表达式，确定逻辑功能。4.2.1组合逻辑电路的分析方法逐级写逻辑式法8&&&&ABSC112345一、逐级写逻辑式：例1：分析下图的逻辑功能。

9二、对逻辑式进行化简：（德摩根定理）（德摩根定理）10三、列真值表：输入输出ABSC

00

01

10

11逻辑式：三、列真值表：0010100111输入输出ABSC

0000

1101真值表：

0110

1010四、确定逻辑功能：半加器：两个一位二进制数相加，只求本位和，不考虑低位的进位信号。逻辑功能：

半加器121例2：分析下图的逻辑功能。（用波形图分析）

01被封锁1=1BMF&2&3&4A113=010被封锁1特点：

M=1时选通A路信号；

M=0时选通B路信号。M&2&3&4AB1F选通电路14例4.2.1

分析图示电路的逻辑功能，指出该电路的用途。输入变量ABCD输出变量Y2、Y1、Y01:由逻辑图写函数式并化简152:写出真值表并分析规律1112131415678910012345163:确定逻辑功能★本电路的功能是：判断输入的4位二进制数数值的范围，当输入

5时Y0为1；6

输入

10时Y1为1；11

输入

15时Y2为1。17设计步骤：1、由逻辑问题抽象出逻辑功能，列出真值表；2、由真值表写逻辑函数式，并化简或变换成适当的形式；3、选定器件，画出逻辑电路图。4.2.2组合逻辑电路的设计方法设计要求：按要求得到最简单的逻辑电路。18设计举例例4.2.2

设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。19一、逻辑抽象将红、黄、绿的状态表示为R、A、G输入变量，故障信号输出变量以Z表示，列出真值表：20二、写函数式并化简21三、选择SSI器件并形式变换选择与非门、或非门、与或非门等SSI器件来实现上面的逻辑例如选择与非门来实现，则将函数形式转换为与非-与非式即可。22四、画逻辑图23例2：设计三人表决电路。每人一个按键（A、B、C），如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。2.根据题意列出真值表。真值表三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，指示灯亮为“1”，否则为“0”。24真值表3.画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC254.根据逻辑表达式画出逻辑图。&1&&ABBCF(1)用与门-或门实现26&&&&ABCF(2)用与非门实现27习题：题4.3，4.5。284.3若干常用的组合逻辑电路二进制代码

功能：将电路某种特定的状态

（高电平或低电平）或数字、符号等转换n位二进制代码有2n种不同的组合，可以表示2n个信号。普通编码器优先编码器4.3.1编码器任何时刻只允许输入一个编码信号，否则输出将发生混乱。允许同时输入两个以上编码信号。293位二进制编码器--8线-3线编码器：八个输入端为I0

I7（八种状态），与之对应的输出为Y0、Y1、Y2，共三位二进制数。一、普通编码器8/3线编码器I0I1I2I7Y2Y1Y030编码器的逻辑功能编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器编码器的输入为状态输入，每一个输入代表一个事物或状态，若用高电平1代表编码信号，即申请编码，则输出为此编码信号对应的二进制代码。如I1为1，其余都为0，则表示I1有编码信号，如果为8421码编码规则，则输出为001。称输入高电平有效，或1有效。01000000输入输出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111100131由功能表写出逻辑函数式：利用了无关项化简输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111323位二进制编码器100000000133思考两个问题1、同时有两个以上的输入为编码信号1时，编码器会有怎样的输出呢？2、以上输入编码信号是以高电平1为有效状态的，有没有输入编码信号以0为有效状态的？编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器341、两个输入同为编码信号1100000011352、编码器输入低电平有效输入输出Ī

0Ī

1Ī

2Ī

3Ī

4Ī

5Ī

6Ī

7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111编码器Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器1011111100136输出端有效形式输出端一般是正的形式，也有反(非)的形式。编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器011111111111011111111011011111101111011111001111011101111111011010111111010011111111000037二—十进制编码器：编码器Y0Y1Y2Y9DCBA拨码盘产生二进制代码(BCD码)功能：将十个状态（对应于十进制的十个代码）编制成8421码。十个输入需要几位编码输出？四位代码38拨码盘特定的低电平0129+ER1039二—十进制编码器设计1、由逻辑功能，列出真值表(输入低电平有效):402、由表写逻辑式,并化为最简式。111111111111111或运算形式413、用与非门实现：转换成“与非式”两次求反法

用一级与非门实现。42用与非门实现的逻辑图:1290+ER10&C&D&B&A0100（低）（高）111043

在前面介绍的编码器存在这样一个问题:当输入信号同时有两个或两个以上有效时,输出将发生混乱。二、优先编码器功能：允许同时输入两个以上编码信号，并按照事先规定的优先级别，对优先权最高的一个输入信号进行编码。在数字系统中，特别是在计算机系统中，常常要控制多个对象，如打印机，磁盘驱动器，输入键盘等。当某个时刻有两个以上设备请求服务时，主机必须能按事先安排好的次序予以响应，这对每个外设而言就有一个优先级别的问题。44真值表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111优先级别：低逻辑表达式：2、8线-3线优先编码器74HC1481、4线-2线优先编码器45输入编码信号8根输入编码信号输出3位代码输出编码代码74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYS有编码信号输入无编码信号输入101111101

Ī0~Ī7有编码输入，则YEX为0Ī0~Ī7无编码输入，则YS为0选通控制（1）电路结构：4674HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS编码信号输入，低电平0有效代码输出，反的形式输出有编码信号输入低电平有效无编码信号输入低电平有效选通控制低电平0有效YSSYEXĪ0Ī1Ī2Ī3Ī4Ī5Ī6Ī747（2）逻辑功能：(见表4.3.2）①S=1:编码器处于非工作状态，YS=YEX=1；48输入端无编码信号：为非编码输出，用于多片优先编码器的级联YS=0，YEX=1;输入端有编码信号：为反码输出，由功能表可知，输入优先级别的次序依次为：7，6，…，0。YS=1，YEX=0；讨论：的作用？YS②S=0:编码器处于工作状态；S低电平有效49例4.3.1试用两片74HC148接成16线-4线优先编码器。16-4优先编码器Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Z0Z1Z2YEXYSSĪ8Ī9Ī10Ī11Ī12Ī13Ī14Ī15Z3设计目标：74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS50功能表：

1XX…XX…XX

111111

011…11…110XX…XX…X0…………0XX…X01…110XX…01…11…………001…11…11

111110000001…………011101100001…………1111015174HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī1516根输入线Ī0~Ī15，而每片148只能提供8根编码输入，所以使用2片148，每片各提供8个输入，总共16个输入，其中148(1)提供Ī0~Ī7，148(2)提供Ī8~Ī15

。优先权:

Ī0<Ī1<Ī2<…

<Ī6<Ī7

<Ī8<Ī9<…

<Ī14<Ī151、输入编码信号：74HC148(1)输入74HC148(2)输入52如何保证148(2)比148(1)优先权大呢？74HC148(2)74HC148(1)工作状况74HC148(1)无效74HC148(1)有效有编码无编码S(1)YS(2)1100S(1)=YS(2)5374HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15S(1)=YS(2)2、输出：Z3Z2Z1Z00000::::::01111000::::::1111对应输入情况Ī8~Ī15有编码输入Ī8~Ī15无编码输入Ī0~Ī7有编码输入74HC148情况74148(2)有编码74148(1)不工作74148(2)无编码74148(1)有编码01YEX(1)YEX(2)0110Z3=YEX(2)5474HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z03、控制端：仿照8-3编码器74HC148，还有YEX、YS、S等。下面设计YEX、YS、S:5574HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z0&YEXYEXYEX(1)YEX(2)01010011100X5674HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z0&YEXYEXYEX(1)YEX(2)01010011100XYSYS(1)YS(2)0000111x15774HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z0&YEXYEXYEX(1)YEX(2)01010011100XYSYS(1)YS(2)00001110X111

SS(1)S(2)0x01x158思考题？如何用74HC148设计32线-5线优先编码器？(题4.8)74HC148：4片方法一：用2片74HC148设计16-4编码器；然后用2片16-4设计32-5编码器。方法二：直接用4片74HC148设计32-5编码器。593、二-十进制优先编码器74LS14774LS147Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y0Y1Y2Ī8Ī9Y3604.3.2译码器二进制代码(机器代码)转换特定的输出状态(控制信号)译码：按功能分类二进制译码器显示译码器——用于对电路进行逻辑控制——用于电路输出的数字显示部分n位二进制代码可译成2n种电路状态。译码器：具有译码功能的逻辑电路。（代码变换器）是编码的逆过程二-十进制译码器61＆

1

1

1

1

1

1＆＆＆＆＆＆＆＆＆1Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7A0A1A2&S011111111S高电平有效。即S1=1,S2=S3=0时，允许译码！2、二进制译码器：

3线-8线译码器74HC138图4.3.862输入选择允许(使能)输出数据输出管脚图+5V地1234567816151413121110974HC138A0A1A263表4.3.574HC138功能表使能端选择输入端输出端

11111111101111111110

000

0111111110

0011011111110

0101101111110

0111110111110

1001111

011110

1011111101110

110111111

0110

11111111110A2A1A064允许译码条件下（S=1)，各输出逻辑式为：三个变量的全部最小项的译码输出。利用3-8线译码器可以很方便的实现逻辑函数65双2线-4线集成译码器74LS139：（其中含两个2-4译码器）输入输出使能端使能端输入输出+5V地管脚图74LS1392S2Y02Y12Y22Y31S1Y01Y11Y21Y366例1、如何用74HC138设计4线-16线译码器？74HC138（1）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S374HC138（2）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S34-16译码器A2A1A0A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y151、设计16个输出2、设计4个输入Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15A3A2A1A0：：：Z71110Z151111：：：Z80001Z00000输出Z0~Z15输入A3A2A1A0A374LS138工作状态0（1）输出1（2）输出S1（1）

S1（2）10

01

1000067例2、用3线-8线译码器实现逻辑函数：解：因此，附加一个与非门即可实现该逻辑函数。74HC138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S3XYZ100F＆68例3、

3线-8线译码器构成数据分配器数据分配器：将一个数据源来的数据根据要求送到多个不同的通道上去的器件。数据分配示意图Y0数据输入n位地址输入69根据3线-8线译码器的逻辑图图4.3.8可写出：DD数据输出地址输入…3线-8线译码器作数据分配器使用：当S1=1,A2A1A0=001时，当S1=1,A2A1A0=010时，A0A1A2ENS174HC138A0A1A270二、二-十进制译码器这种译码器有4个输入端，10个输出端。它把0000~1001十组输入信号译成对应的10个高、低电平输出信号。图4.3.11二-十进制译码器74HC421010~1111伪码输入真值表见表4.3.671二进制代码(机器代码)译码特定的输出信号控制数码显示器，直观地显示数字量。译码显示系统：二-十进制代码显示译码器数码显示器三、显示译码器LED、LCD72LED七段显示器：abcdefg每个发光字段是一个发光二极管（PN结）：

磷砷化镓（GaAsP)共阴极数码管共阳极数码管1、七段字符显示器73共阴极LED七段显示器工作示意图：“1”•••

ab•••g

74共阳极LED七段显示器工作示意图：“0”•••

ab•••g

+5v75七段字符显示器：显示数字情况（以共阴极七段字符显示器为例）abcdfg09

abcdefg1

01100002

1101101e

0

11111103

1111001401100119

11110118

1111111

762、7448：BCD—七段显示译码器/驱动器逻辑图见图4.3.16输出高电平有效，用以驱动共阴极显示器。其功能表如下：十进制或功能输入BI/RBO

输出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg

01100001111111011X00011011000021X001011101101151X111110001111消隐XXXXXX00000000灭零10000000000000灯测试0XXXXX11111111777448逻辑功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74488421码输入灯测试输入灭0输入灭灯输入/灭0输出01111111译码输出0000000000000XXXX00000000000000000000

787448应用实例一用7448直接驱动BS201数码管7910a~g11LT

RBIRBOa~gDCBA0000LT

RBIRBOa~gDCBA0100a~gLT

RBI

RBODCBA0000a~gDCBA0000

RBIRBODCBA0000LTLT

RBIRBO下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。00017448应用实例二804.3.3数据选择器在数字信号的传输过程中，有时需要从多路输入数据中选出某一路数据，完成此功能的逻辑器件称为数据选择器，即所谓多路开关。D3D2D1D0Y选择端输入数据输出数据A1A0功能示意图:数据选择器81双4选1数据选择器CC14539TG10选通控制选通控制82双4选1数据选择器74HC153

74HC15312345678161514131211109选择端选择端使能端：低电平有效使能端：低电平有效数据输入端数据输入端

输出端输出端831.功能表：使能端选择端输出端A1

A0Y00

0

D000

1

D101

0

D201

1

D31

0禁止状态工作状态（输入地址代码）842.逻辑式：使能端选择端输出端A1

A0Y00

0

D000

1

D101

0

D201

1

D31

0功能表

85八选一集成数据选择器74HC151功能表

74HC151的逻辑电路图如图4.3.24所示。86例4.3.4试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。D0D1D2D3D4D5D6D7A2双4选1数据选择器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0

A111YA2=0:(1)工作A2=1:(2)工作87二、用数据选择器设计组合逻辑电路例4.3.5试用4选l数据选择器实现例4.2.2的交通信号灯监视电路。4选1的函数形式为：将Z变换为Y的表示形式，即：令R

A1，A

A0，有：如果D0=G，D1=G，D2=G，D3=1A1=R，A0=AZ=Y88画逻辑图4选1D3D2D1D0YA1A0R

AG11ZD0=G，D1=G，D2=G，D3=1A1=R，A0=A89例2、试用8选1数据选择器74HC151产生逻辑函数：解：将L写成如下形式：因为74HC151的输出所以，当D0=D1=D2=D4=0,D3=D5=D6=D7=1时，有L=Y。90如下图：D0D1D2D3D4D5D6D7SA2A1A0Y74HC151XYZ01D0=D1=D2=D4=0,D3=D5=D6=D7=191习题：题4.8，4.12，4.18，4.23。924.3.4加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。◆其他算术运算如减、乘、除等都可以由加法运算演变而来。◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。931、半加器ABSCO0000011010101101S=A

BCO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器942、全加器CIABSCO0000000110010100110110010101011100111111化为最简：

S=A

B

CICO=AB+ACI+BCI

=

CI(A+B)+AB若不化为最简：CO=

CI(A

B)+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。95由半加器构成全加器半加器半加器

1ABCISCOS'S'CO'CO'全加器:半加器:A

BA

BCI(A

B)S=A

B

CICO=AB+ACI+BCI=

CI(A

B)+ABS=A

BCO=A•BA

B

CICI(A

B)+AB96管脚图SN74LS18311A1B1CI1CO1SGND234567NC2CI2CO2S2A2BVcc141312111098NC输入输入输出甩空甩空输入输出输出双全加器74LS183：97CICOCICOCICOCICOC-1

0

C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器

若有多位数相加，则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。

低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。1.串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。98全加器的输出：2.超前进位加法器为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。定义两个中间变量Gi

和Pi

：高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？99这两个函数都与低位的进位信号无关。可得各进位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位的进位输入，其值为0，所以各位进位信号是可以并行产生的。当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称为进位生成函数。若Pi=1，即Ai+Bi=1时，COi=Gi+CIi，低位的进位能传送到高位的进位输出端，故Pi称为进位传送函数。100

根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图见图4.3.29。CIS3S2S1S0CO74LS283B3B2B1B0

A3A2A1A01014.3.5数值比较器1.先从高位比起，高位大的，数值一定大；2.若高位相等，则需再比较低位数，最终结果由低位的比较结果决定；3.比较结果应有三个标志：A=BA<BA>B比较大小的规则（三条）：102数值比较器

A

BE(equal:A=B)S(small:A<B)L(large:A>B)数值比较器示意图：103一、1位数值比较器设计：A=a输入B=b1.列出真值表：0011110111011041位数值比较器真值表2.由真值表写逻辑式：00

11110111011053.画出逻辑图:逻辑符号:(a<b)S(a=b)E(a>b)LabSEL比较器ab&&

111106A=a3a2a1a0输入：B=b3b2b1b0比较规则：自高而低，逐位比较。输出：Y

(A=B)Y

(A<B)Y

(A>B)二、多位数值比较器107四位数值比较器的功能表：a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比较输入

输出

a3b3a2b2a1b1a0b0

Y(A>B)Y(A=B)Y(A<B)108根据比较规则，可得四位数值比较器逻辑式：（备注：没考虑次低位的比较结果）1094位数码比较器74LS85逻辑电路图如图4.3.32所示。110电路结构不同，扩展端的用法就可能不同，使用时应加以注意。不进行片接时，其扩展端应满足：74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)111例4.3.8试用两片74LS85组成一个8位数值比较器。74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)(1)(2)C3C2C1C0D3D2D1D0C7C6C5C4D7D6D5D4010YC<DYC=DYC>D思考：七位二进制数值比较器?C7=D7112例2：挑出等于和大于5的四位二进制数。方案一设：输入B=0101

~5;X=x3x2x1x0

。x3x2x1x0I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS85“1”输出F2

。11&F2GH100113例2：挑出等于和大于5的四位二进制数。方案二设：输入B=0100~4

;X=x3x2x1x0

。x3x2x1x0F2“1”输出F2

。I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS851001144.4组合逻辑电路中的竞争-冒险现象前面我们系统介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。首先我们来看一个最简单的例子：4.4.1竞争-冒险现象及其成因115图4.4.1由于竞争而产生的尖峰脉冲116我们把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。由于竞争而在电路输出端可能产生尖峰脉冲（glitch)的现象叫竞争-冒险。产生原因信号存在前后沿过渡时间不一致问题；

门电路的tpd

（传输延迟时间）不一样。4.4.1竞争-冒险现象及其成因117图4.4.22线－4线译码器中的竞争－冒险现象

（a）电路图（b）电压波形图1181)

引入封锁脉冲—在输入信号发生竞争期间，封锁门的输出；封锁脉冲必须与输入信号的转换同步。2)

引入选通脉冲—等电路达到新稳态后，再输出。前封中选3)

接入滤波电容—吸收和削弱窄脉冲。后滤4)

修改逻辑设计，增加冗余项。添项4.4.3消除竞争-冒险现象的方法119例1：消除竞争-冒险的电路&1A&2&41B1&3前封中选

>tCfCf(几十至几百皮法)后滤120波

形

关

系tBtAttt

tt封锁脉冲选通脉冲121例2：修改逻辑设计当，F=A+=1时，有竞争-冒险的可能;为消除之，可以添加冗余项BC:

当B=C=1时，始终有F=1，所以A的变化不会引起竞争-冒险，使可靠性提高。即B=C=1时：122添项A&11B&2&3C&4“1”“1”F添项：（封3号门）123冗余项1111ABC0100011110CB利用卡诺图判断并消除竞争冒险：124习题课（第四章）1、已知：组合逻辑电路的功能如右表所示，试用中规模集成器件（MSI）实现之。可以附加少量的门电路。1111输入输出ABCF00000011010101101001101011002、分别用四选一数据选择器（74LS153）和2-4线译码器（74LS139）实现逻辑函数:(两种方法)12574HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS8线/3线优先编码器74HC138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S33线/8线译码器A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg7448显示译码器D0D1D2D3D4D5D6D7SA2A1A0Y74HC1518选1数据选择器1264位超前进位加法器CIS3S2S1S0COB3B2B1B0

A3A2A1A074LS28374LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)4位数值比较器1273、设计三个四位数的比较器，可以对A、B、C

进行比较，能判断：

（1）三个数是否相等。

（2）若不相等，判断A是最大还是最小。4、写出下图所示数据选择器电路的输出函数，并化为最小项之和的形式。（使能端都为有效电平）A1=1=1D0D1D2D3S1S0Y0AAABC=1=1D0D1D2D3S1S0YA1AA01BCD0D1

S

D

F(A,B,C,D)1281111输入输出ABCF0000001101010110100110101100设计：1.由表写式：F是单输出逻辑函数,可考虑用数据选择器(方案一):双4选1数据选择器—74HC1530011010110011111题1.已知组合电路逻辑功能如表所示，试用中规模集成器件实现之。习题课解答12974HC153函数式：2.与F式对照：MSI没有C端，可以用输入数据端改接：即：D0=D3=C

D1=D2=第三根输入线（C,)

分送给对应的数据输入端。令:A1=A,A0=B;1303.画出逻辑图：输入信号FAB1CCD0=D3=C;

D1=D2