(完整版)数字电子技术基础教案

(完整版)数字电子技术基础教案(完整版)数字电子技术基础教案PAGEPAGE1(完整版)数字电子技术基础教案第1讲授课时间第1周一第1—2节课次1授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）:第一章§1。1-§1。5数制、码制及常用编码教学目的、要求（分掌握、熟悉、了解三个层次）：掌握数字信号与模拟信号的区别;几种进制之间的转换；熟悉几种常用的编码.教学重点及难点：进制之间的转换;8421码、余三码、格雷码的特点.教学基本内容教学方法、教学手段及时间设计【引入新课】回忆计算机基础中所讲的二进制,引出本次课内容。第一章数字电路基础1。1概述1.1.1模拟量和数字量模拟量：时间上、数量变化上都是连续的物理量；表示模拟量的信号叫做模拟信号;工作在模拟信号下的电子电路称为模拟电路。数字量：时间上、数量变化上都是离散的物理量；表示数字量的信号叫做数字信号;工作在数字信号下的电子电路称为数字电路。举例(图示)1。1。2数字电路的分类

微电子技术的迅猛发展导致了数字电路的飞速发展。

（1）按电路类型分类

1）组合逻辑电路输出只与当时的输入有关，如：编码器、加减法器、比较器、数据选择器。

2）时序逻辑电路输出不仅与当时的输入有关，还与电路原来的状态有关.

如：触发器、计数器、寄存器

（2）按集成度分类

SSI→MSI→LIS→VLSI（3)按半导体的导电类型分类

1）双极型电路

2)单极型电路

1。1.3数字电路的优点

（1)易集成化。两个状态“0”和“1”,对元件精度要求低（2）抗干扰能力强，可靠性高。信号易辨别不易受噪声干扰。

（3）便于长期存贮.软盘、硬盘、光盘。

(4）通用性强，成本低,系列多。

（5）保密性好。容易进行加密处理.1。2几种常用的数制

数制:是指多位数码中每一位的构成方法及低位向相邻高位的进位规则。

一、十进制1、表示法

2、特点

与同学讨论二、八、十六进制的表示方法及特点二、二进制1、表示法

2、特点三、八进制和十六进制

1．八进制

逢八进一；系数0～7；基数8；权8n.

2．十六进制

逢十六进一；系数:0~9、A、B、C、D、E、F；基数16；权16n。1。3不同数制间的转换

一、各种数制转换成十进制

二进制、八进制、十六进制转换成十进制时,只要将它们按权展开,求出各加权系数的和，便得到相应进制数对应的十进制数。

例题：二、十进制转换为二进制

将十进制数整数部分转换为二进制数采用“除2取法”；

将十进制小数部分转换为二进制数采用“乘2取整法"。例题三、二进制与八进制、十六进制间相互转换

1．二进制和八进制间的相互转换

（1）二进制数转换成八进制数。

二进制数转换为八进制数的方法是:整数部分从低位开始,每三位二进制数为一组,最后不足三位的，则在高位加0补足三位为止；小数点后的二进制数则从高位开始,每三位二进制数为一组,最后不足三位的，则在低位加0补足三位，然后用对应的八进制数来代替,再按顺序排列写出对应的八进制数。

例1。1.2将二进制数（11100101.11101011)2转换成八进制数。

（11100101。11101011）2＝(345。726)8（2）八进制数转换成二进制数。

将每位八进制数用三位二进制数来代替，再按原来的顺序排列起来,便得到了相应的二进制数.

例1。1.3将八进制数(745。361)8转换成二进制数。

（745。361）8＝（111100101。011110001)22．二进制和十六进制间的相互转换

（1)二进制数转换成十六进制数。

二进制数转换为十六进制数的方法是：整数部分从低位开始，每四位二进制数为一组，最后不足四位的，则在高位加0补足四位为止；小数部分从高位开始,每四位二进制数为一组，最后不足四位的，在低位加0补足四位，然后用对应的十六进制数来代替，再按顺序写出对应的十六进制数。

例1.1。4将二进制数(10011111011.111011)2转换成十六进制数。

（10011111011.111011）2＝(4FB。EC)16（2）十六进制数转换成二进制数。

将每位十六进制数用四位二进制数来代替，再按原来的顺序排列起来便得到了相应的二进制数。

例1。1。5将十六进制数(3BE5.97D)16转换成二进制数。

（3BE5.97D）16＝（11101111100101.100101111101)21。4二进制数的运算二进制数码可表示数值大小→数值运算例1010(即算术运算）＋011010000不同的逻辑状态→逻辑运算(按某种因果关系）几个概念：原码:二进制数码的最高位增加符号位的数码反码：二进制数码按位取反得到的数码补码：正数的补码与原码相同；负数的补码等于它的反码加1。1.5几种常用的编码：码制：为了便于记忆和查找,在编制代码时所遵循的规则。二—十进制编码：用四位二进制数中的任意十种组合来表示一位十进制数，又称BCD码。常用的BCD码有：8421码、余3码、循环码、余3循环码、2421码、5421码和5211码等等，如表1-1所示

讨论：码的作用;BCD码.

课后小结:回顾本节课主要内容,重点掌握几种进制之间的转换方法.多媒体教学(5分钟）板书讲授与多媒体教学相结合（15分钟）板书讲解与多媒体教学相结合（10分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟）多媒体教学(10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：17页1。2，1。5；18页1。11，1.13板书设计：第一章数制和码制1。1概述模拟量数字量1.2几种常用的数制(1）数制（2)几种常见的数制：十进制、二进制、八进制、十六进制1.3不同数制间的转换十进制转换成二进制十进制转换成八进制十进制转换成十六进制二进制转化成十进制八进制转化成十进制十六进制转化成十进制二进制转换成八进制八进制转化成二进制二进制转化成十六进制十六进制转换成二进制1。4二进制数运算二进制数可以表示数制大小和逻辑状态几个概念：原码、反码及补码1.5几种常用的编码码制二—十进制编码（BCD码）参考教材和文献资料《数字电子技术基础》_阎石编著第2讲授课时间第1周一第1-2节课次2授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题）：第二章§2.1-§2.3逻辑代数的基本运算、基本公式和基本定理教学目的、要求（分掌握、熟悉、了解三个层次)：1.熟练掌握基本逻辑运算和几种常用复合导出逻辑运算；2。熟练运用真值表、逻辑式、逻辑图来表示逻辑函数。教学重点及难点：三种基本逻辑运算和几种导出逻辑运算;真值表、逻辑式、逻辑图之间的相互转换；将真值表转换为逻辑式.教学基本内容教学方法、教学手段及时间设计第2章逻辑代数基础2.1概述

布尔：英国数学家，1941年提出变量“0”和“1"代表不同状态。

本章主要介绍逻辑代数的基本运算、基本定律和基本运算规则，然后介绍逻辑函数的表示方法及逻辑函数的代数化简法和卡诺图化简法.逻辑代数有其自身独立的规律和运算法则，而不同于普通代数。

2。2逻辑函数及其表示法

2.2。1基本逻辑函数及运算

1、与运算———所有条例都具备事件才发生

开关：“1”闭合,“0”断开

灯：“1”亮，“0”灭真值表:把输入所有可能的组合与输出取值对应列成表.

逻辑表达式：L=K1*K2(逻辑乘）

逻辑符号：原有符号：讨论与逻辑运算的逻辑口诀

逻辑功能口决：有“0”出“0"，全“1"出“1”。2、或运算-——至少有一个条件具备,事件就会发生。

逻辑表达式:L=K1+K2（逻辑加)

逻辑符号:讨论或逻辑运算的逻辑口诀

逻辑功能口决：有“1”出“1"全“0”出“0”

3、非运算：—结果与条件相反

逻辑表达式：逻辑符号：讨论非逻辑运算的逻辑口诀2。2。2几种导出的逻辑运算

一、与非运算、或非运算、与或非运算

二、异或运算和同或运算逻辑表达式：相同为“1”，不同为“0”2。2。3逻辑函数及其表示法一、逻辑函数的建立举例子说明建立（抽象）逻辑函数的方法,加深对逻辑函数概念的理解。例2。2。1两个单刀双掷开关A和B分别安装在楼上和楼下。上楼之前，在楼下开灯,上楼后关灯；反之下楼之前，在楼上开灯,下楼后关灯。试建立其逻辑式。表2.2。6［例2.2。1］真值表例2。2。2比较A、B两个数的大小二、逻辑函数的表示方法1．真值表

2．逻辑函数式

写标准与—或逻辑式的方法是:

（l）把任意一组变量取值中的1代以原变量，0代以反变量，由此得到一组变量的与组合，如A、B、C三个变量的取值为110时，则代换后得到的变量与组合为AB。

（2）把逻辑函数值为1所对应的各变量的与组合相加，便得到标准的与-或逻辑式。3．逻辑图

逻辑图是用基本逻辑门和复合逻辑门的逻辑符号组成的对应于某一逻辑功能的电路图。2.3逻辑代数的基本定律和规则2.3.1逻辑代数的基本公式

一、逻辑常量运算公式

表2。3。1逻辑常量运算公式变量A的取值只能为0或为1，分别代入验证。讨论：与、或、非;与非、或非、同或、异或逻辑的运算口诀、逻辑符号.课后小结：与、或、非；与非、或非、同或、异或逻辑的运算口诀、逻辑符号.多媒体教学（5分钟）板书讲授与多媒体教学相结合（15分钟)板书讲解与多媒体教学相结合（10分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟多媒体教学（10分钟）教学互动（5分钟)作业、习题、思考题、辅导等:59页2.5；61页2。11；板书设计:第2章逻辑代数基础

2.1概述

2。2逻辑函数及其表示法

2.2。1基本逻辑函数及运算

一、与逻辑

二、或逻辑

三、逻辑非

2。2.2几种导出的逻辑运算

一、与非运算、或非运算、与或非运算

二、异或运算和同或运算

2.2。3逻辑函数及其表示法

一、逻辑函数的建立

二、逻辑函数的表示方法

1．真值表

2．逻辑函数式

3．逻辑图参考教材和文献资料《数字电子技术基础》_阎石编著第3讲授课时间第2周一第1—2节课次3授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）：第二章§2.4-§2。5逻辑代数基础教学目的、要求（分掌握、熟悉、了解三个层次）:掌握逻辑函数的表示方法和公式法化简.教学重点及难点:1。三种基本逻辑运算和几种导出逻辑运算；2。真值表、逻辑式、逻辑图之间的相互转换；3。将真值表转换为逻辑式。教学基本内容教学方法、教学手段及时间设计【复习提问】1.逻辑代数的基本定律2。逻辑代数的基本规则【引入新课】2.4逻辑代数的基本定律

一、代入规则

对于任一个含有变量A的逻辑等式,可以将等式两边的所有变量A用同一个逻辑函数替代，替代后等式仍然成立。这个规则称为代入规则。代入规则的正确性是由逻辑变量和逻辑函数值的二值性保证的.

若两函数相等,其对偶式也相等。（可用于变换推导公式）。

讨论三个规则的正确性。2。5逻辑函数及其表达方法

逻辑函数：当输入变量取值确定之后,输出变量取值便随之而定。因此，输出变量和输入变量之间是一种函数关系。逻辑函数的表示方法：逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图和硬件描述语言。2.5。1逻辑函数的表示方法（1）逻辑真值表:由输出变量取值与对应的输入变量取值所构成的表格。列写方法是：a)找出输入、输出变量，并用相应的字母表示;b)逻辑赋值。c)列真值表。（2）逻辑函数式逻辑函数式：是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，又称函数式或逻辑式.（3)逻辑图逻辑图：是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑符号表示出来的图形。2。5。2逻辑函数表示方法之间的相互转换（1)真值表转换为函数式a)找出真值表中使函数值为1的输入变量取值;b）每个输入变量取值都对应一个乘积项，变量取值为1，用原变量表示，变量取值为0，用反变量表示。c)将这些乘积项相加即可。（2)函数式转换为 真值表首先在表格左侧将个不同输入变量取值依次按递增顺序列出来,然后将每组输入变量取值代入函数式，并将得到的函数值对应地填在表格右侧即可。(3）函数式转换为逻辑图将函数式转换成逻辑图的方法:从输入到输出分别用相应的逻辑符号取代函数式中的逻辑运算符号即可。(4）逻辑图转换为函数式将逻辑图转换成函数式的方法：从输入到输出分别用相应的逻辑运算符号取代逻辑图中的逻辑符号即可。2.5。3逻辑函数的两种标准形式（1)最小项和的形式最小项:设m为包含n个因子的乘积项，且这n个因子以原变量形式或者反变量形式在m中出现且只出现一次，称m为n变量的一个最小项。最小项的编号规则：使最小项m值为1的输入变量取值所对应的十进制数即为该最小项的编号。课后小结:回顾本节课主要内容，根据逻辑问题归纳出来的逻辑函数式往往不是最简逻辑函数式，对逻辑函数进行化简和变换,可以得到最简的逻辑函数式和所需要的形式，设计出最简洁的逻辑电路。这对于节省元器件，优化生产工艺，降低成本和提高系统的可靠性,提高产品在市场的竞争力是非常重要的。板书讲授与多媒体教学相结合（15分钟)板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）教学互动（5分钟）作业、习题、思考题、辅导等:62页2.152.17;板书设计：逻辑代数的基本定理代入定理反演定理对偶定理逻辑函数及其表示方式逻辑函数的表示方法逻辑函数表示方法之间的相互转换逻辑函数的两种标准形式参考教材和文献资料《数字电子技术基础》_阎石编著第4讲授课时间第2周三第1—2节课次4授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题)：第二章§2。6—§2。6逻辑函数的化简方法教学目的、要求（分掌握、熟悉、了解三个层次）：1.掌握最小项的卡诺图表示；

2.熟练运用卡诺图化简逻辑函数。教学重点及难点：1。用卡诺图表示逻辑函数；

2。用卡诺图化简逻辑函数；

3.具有无关项的逻辑函数的化简。教学基本内容教学方法、教学手段及时间设计2。6逻辑函数的化简方法2。6。1公式化简法熟练运用所学基本公式和常用公式，将一个函数式化成最简形式。与或式最简形式的标准是:该与或式中包含的乘积项的个数不能再减少，且每个乘积项所包含的因子数也不能再减少.常用公式化简法：并项法、吸收法、消因子法、消项法、配项法。2。6。2逻辑函数的卡诺图化简法相邻最小项两个最小项中只有一个变量互为反变量，其余变量均相同,称为相邻最小项，简称相邻项。相邻最小项重要特点：两个相邻最小项相加可合并为一项，

消去互反变量，化简为相同变量相与。认识卡诺图卡诺图:是最小项按一定规律排列的方格图,每个最小项占有一个小方格.逻辑相邻：两个最小项，只有一个变量的形式不同，其余的都相同。逻辑相邻的最小项可以合并。逻辑函数的卡诺图表示逻辑函数的卡诺图化简讨论：用卡诺图化简逻辑函数以及具有无关项的逻辑函数的化简。课后小结:回顾本节课主要内容，逻辑函数的几种表示方法的相互转换。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）教学互动(15分钟）作业、习题、思考题、辅导等：62页2.17(2）（4）;63页2。18(1）（3）(5)(6）,2.20(a）（c)；64页2.22（1）(4），2。23（1)（3)板书设计:2。6逻辑函数的卡诺图化简法

2。6逻辑函数的化简方法2.6。1公式化简法2。6.2逻辑函数的卡诺图化简法1。认识卡诺图2。逻辑函数的卡诺图表示3.逻辑函数的卡诺图化简参考教材和文献资料《数字电子技术基础》_阎石编著第5讲授课时间第3周一第1-2节课次5授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题)：第三章§3。1—§3.7门电路教学目的、要求（分掌握、熟悉、了解三个层次）：1.熟悉二、三极管的开关特性，掌握三极管导通、截止条件；

2.了解分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能.教学重点及难点:重点:二、三极管的开关特性和开关等效电路。

难点：分立元件门电路的工作原理.教学基本内容教学方法、教学手段及时间设计第3章门电路

本章主要讲述数字电路的基本逻辑单元-门电路，有TTL逻辑门、MOS逻辑门.在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电器特性等等，为以后的学习及实际使用打下必要基础。本章重点讨论TTL门电路和CMOS门电路。3。1概述1。门电路实现基本逻辑运算和复合运算的单元电路称为门电路,常用的门电路有非门、与非门、或非门、异或门、与或非门等。2。正负逻辑系统（1）正逻辑在二值逻辑中,如果用高电平表示逻辑“1”，低电平表示逻辑“0”，在这种规定下的逻辑关系称为正逻辑。（2）负逻辑:在二值逻辑中，如果用高电平表示逻辑“0”，低电平表示逻辑“1”，在这种规定下的逻辑关系称为负逻辑,正负逻辑式互为对偶式，即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的逻辑式，如正逻辑为或门，即Y=A+B,对偶式为YD＝AB.3.高低电平的实现在数字电路中，输入输出都是二值逻辑，其高低电平用“0"和“1”表示。其高低电平的获得是通过开关电路来实现，如二极管或三极管电路组成。其原理为：当开关S断开时，输出电压vo＝Vcc，为高电平“1”；当开关S闭合时，输出电压vo＝0，为低电平“0"；若开关由三极管构成，则控制三级管工作在截止和饱和状态,就相当开关S的断开和闭合。3。2半导体二极管门电路3.2.1半导体二极管的开关特1.稳态开关特性2.二极管动态特性当电路处于动态状态,即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）.这是由于在输入电压转换状态的瞬间，二极管由反向截止到正向导通时，内电场的建立需要一定的时间，所以二极管电流的上升是缓慢的；当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的。二极管与门当A、B中有一个是低电平0V时，至少有一个二极管导通,使得输出Y的电压为0.7V，为低电平；只有A、B中都加高电平3V时,两个二极管同时导通,使得输出Y为3。7V,为高电平。二极管或门二极管或门电路如图3。2.5，当A、B中有一个是高电平3V时，至少有一个二极管导通，使得输出Y的电压为2.3V，为高电平；只有A、B中都加低电平0V时，两个二极管同时截止，使得输出Y为0V，为低电平.MOS管（绝缘栅)的开关特性MOS管的类型和符号a。增强型NMOSb.增强型PMOSc.耗尽型NMOSd.耗尽型PMOS讨论:二、三极管的开关特性和开关等效电路。课后小结：回顾本节课主要内容，重点掌握二、三极管的开关特性,掌握三极管导通、截止条件。板书讲授与多媒体教学相结合（15分钟)板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题(35分钟)教学互动（5分钟）作业、习题、思考题、辅导等：151页3.6；152页3.8；153页3。10；板书设计:3.1概述1.门电路2。正负逻辑系统(1)正逻辑(2)负逻辑：3.2半导体二极管门电路3。2。1半导体二极管的开关特1。稳态开关特性2.二极管动态特性3。2.2二极管与门3.2.3二极管或门MOS管(绝缘栅）的开关特性MOS管的类型和符号a。增强型NMOSb。增强型PMOSc。耗尽型NMOSd。耗尽型PMOS参考教材和文献资料《数字电子技术基础》_阎石编著第6讲授课时间第3周三第1—2节课次6授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题）:第三章§3.3-§3。5门电路教学目的、要求(分掌握、熟悉、了解三个层次）：掌握TTL集成逻辑门电路的结构、工作原理和外部特性。教学重点及难点:重点：熟悉TTL集成逻辑门电路的结构、工作原理和外部特性。；

难点:TTL集成逻辑门电路的结构、工作原理和外部特性.教学基本内容教学方法、教学手段及时间设计3.3CMOS门电路利用PMOS管和NMOS管两者特性能相互补充的特点而做成的互补对称MOS反相器,简称CMOS反相器.一、工作原理二、CMOS反相器的主要特性①静态功耗极低；②抗干扰能力强；③电源利用率高，且有较大的允许范围；④输入阻抗高，带负载能力强;⑤电压传输特性接近理想开关.3。3.5其他类型的CMOS逻辑门电路一、CMOS与非门、或非门1.与非门2或非门二、CMOS传输门三、CMOS三态门四、漏极开路输出门电路（OD门）3。3。6CMOS电路的正确使用一、输入端的静电保护①在存贮和运输CMOS器件时不要使用易产生静电高压的化工材料和化纤织物包装,最耗采用金属屏蔽层作包装材料；②组装调试时,应使电烙铁和其他工具、仪表、工作台面等良好接地。必要时带防静电手镯；③不用的输入端不应悬空。二、输入端加过流保护①输入端接低内阻信号源时,应在输入端与信号源之间串进保护电阻;②输入端接有大电容时,应在输入端与电容之间接入保护电阻；③输入端接长线时，应在门电路的输入端接入保护电阻./因长线上不可避免地伴有分布电容、分布电感，信号突变时可能产生正、负振荡的脉冲。根据经验：RP=VDD/1mA，且当长度大于10米后,每增加10米，RP的值应增加1KΩ.集成逻辑门多余输入端的处理:一般不让多余的输入端悬空，以防引入干扰信号,尤其对CMOS器件输入端悬空可能因栅极感应静电电压而将管子击穿损坏。所以在带载能力允许的情况下，一般均可把多余的输入端和该电路的输入信号并接使用，以增加逻辑可靠性.3。3。7CMOS数字集成电路的各种系列已生产的标准化、系列化产品：4000系列HC/HCT系列：为高速CMOS系列AHC/AHCT：为改进的高速CMOS系列VHC/VHCTLVC：为低压CMOS系列ALVC：为改进的低压CMOS系列3.5TTL门电路TTL与非门的工作原理1.TTL与非门的典型电路2.工作原理当输入端A、B、C中，只要有一个输入信号为低电平0。3V时，则相对的发射结导通，使T1管的基极电位被箝制到1V，T2管截止,故T4也截止。T3、D4管导通，输出高电平.即输入端A、B、C中至少有一个为低电平时,输出端F为高电平。当输入端A、B、C全为高电平，T1管的基极电位升高,T1管的集电结、T2和T4管的发射结正向偏置而导通，致使T3管微导通，D4管截止.即输入端全为高电平时，输出端为低电平.所以该门是一个与非门。二、TTL与非门的电压传输特性及抗干扰能力1.电压传输特性电压传输特性分为四个区段:截止区、线性区、转折区和饱和区.2.抗干扰能力TTL与非门在实际应用时,输入端有时会出现干扰电压叠加在输入信号上。当干扰电压VN超过一定数值时就会破坏与非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态所允许的干扰电压值叫做抗干扰能力。干扰电压亦称噪声，抗干扰能力也称噪声容限。三、TTL与非门的电气性能四、TTL与非门动态特性3。5。5其它类型的TTL门电路1．TTL或非门2．TTL异或门3.OC门的应用讨论:TTL集成逻辑门电路的结构、工作原理和外部特性。课后小结:回顾本节课主要内容，重点掌握TTL集成逻辑门电路的结构、工作原理和外部特性.板书讲授与多媒体教学相结合(15分钟)板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题(35分钟）多媒体教学（10分钟)教学互动（5分钟）作业、习题、思考题、辅导等:151页3.5，3.7（a）（c）（d）,152页3。8;板书设计：3。3CMOS门电路3.3.2COM反相器的工作原理一、工作原理二、CMOS反相器的主要特性3。3.5其他类型的CMOS逻辑门电路一、CMOS与非门、或非门二、CMOS传输门三、CMOS三态门四、漏极开路输出门电路（OD门）3。3.6CMOS电路的正确使用3.3。7CMOS数字集成电路的各种系列TTL门电路一、TTL与非门的工作原理1.TTL与非门的典型电路2.工作原理二、TTL与非门的电压传输特性及抗干扰能力1。电压传输特性2.抗干扰能力三、TTL与非门的电气性能四、TTL与非门动态特性3.5.5其它类型的TTL门电路1．TTL或非门2．TTL异或门3.OC门的应用参考教材和文献资料《数字电子技术基础》_阎石编著第7讲授课时间第四周一第1—2节课次7授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题)：第四章§4.1-§4。2组合逻辑电路教学目的、要求（分掌握、熟悉、了解三个层次）:掌握组合电路的分析方法和设计方法教学重点及难点:组合电路的分析方法。教学基本内容教学方法、教学手段及时间设计4。1概述组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。

生活中组合电路的实例(电子密码锁，银行取款机等）

电路结构:由逻辑门电路组成.

电路特点：没有记忆单元，没有从输出反馈到输入的回路。

4。2.1组合逻辑电路的分析方法一、基本分析方法

分析：给定逻辑电路→逻辑功能。步骤：

1．给定逻辑电路→输出逻辑函数式

一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式.必要时,可进行化简，求出最简输出逻辑函数式。

2．列真值表

将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表.

3．分析逻辑功能

通常通过分析真值表的特点来说明电路的逻辑功能.二、分析举例[例3.1。1］分析图3.1。1所示逻辑电路的功能。

解：分析步骤

（1)输出逻辑函数表达式（逐级写,并且变成便于写真值表的形式）

(2）列真值表。将A、B、C各种取值组合代入式中，可列出真值表.

（3）逻辑功能分析。

由真值表可看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0,因此，图3。2。1所示电路为三位判奇电路，又称为奇校验电路。归纳总结：1各步骤间不一定每步都要，如:

省略化简（本已经成为最简)

由表达式直接概述功能，不一定列真值表.

2不是每个电路均可用简炼的文字来描述其功能.如Y=AB+CD

4。。2.2组合逻辑电路的设计方法

一、基本设计方法

设计：设计要求→逻辑图.步骤(与分析相反）：

1．分析设计要求→列真值表

根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，

然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。

2．根据真值表→写出输出逻辑函数表达式

3．对输出逻辑函数进行化简

代数法或卡诺图法

4．根据最简输出逻辑函数式→画逻辑图。

最简与一或表达式、与非表达式、或非表达式、与或非表达式、其它表达式二、设计举例1．单输出组合逻辑电路的设计［例3。1.2］设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权.用与非门实现。

解：设计步骤

(1）真值表

设A、B、C三个人，表决同意用1表示，不同意时用0表示;

Y为表决结果，提案通过用1表示,通不过用0表示,

同时还应考虑A具有否决权。

（3）画逻辑图2．多输出组合逻辑电路的设计［例3.1。3］设计一个将余3码变换为8421BCD码的组合逻辑电路.

解：设计步骤

(1）真值表（2）化简

(3)画逻辑图讨论：组合电路的分析方法和设计方法。课后小结：回顾本节课主要内容，重点掌握组合电路的分析方法和设计方法.板书讲授与多媒体教学相结合(15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟)多媒体教学（10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：231页4。124。15；板书设计：4.1概述

4.2。1组合逻辑电路的分析方法一、基本分析方法二、分析举例

4。.2。2组合逻辑电路的设计方法

一、基本设计方法二、设计举例1．单输出组合逻辑电路的设计2．多输出组合逻辑电路的设计

（1）真值表（2）化简

（3)画逻辑图参考教材和文献资料《数字电子技术基础》_阎石编著第8讲授课时间第四周三第1-2节课次8授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题）:第三章§4.3-§4。3逻辑代数基础教学目的、要求（分掌握、熟悉、了解三个层次）：了解编码器、译码器的工作原理，掌握其应用。教学重点及难点：重点：CMOS集成逻辑门电路的结构及原理.

难点：MOS集成逻辑门电路的原理。教学基本内容教学方法、教学手段及时间设计4.3.1二进制编码器

一、二进制编码器:用n位二进制代码对个信号进行编码的电路.

二、电路图：所下图所示为3位二进制编码器。

输入：I0～I7为8个需要编码的信号

输出：Y2、Y1、Y0为三位二进制代码

由于该编码器有8个输入端，3个输出端，故称8线一3线编码器。三、输出逻辑函数提问：为什么I0未画在图中，且未出现在表达式中?

或者:一般编码器输入的编码信号为什么是相互排斥的？

编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。这就是说，I0、I1……I7这8个编码信号是相互排斥的.在I1～I7为0时，输出就是的编码,故未画.

四、真值表。五、分析

输入信号为高电平有效(有效:表示有编码请求）

输出代码编为原码（对应自然二进制数）

4。3.2译码器

课堂讨论:日常生活中什么地方用到了译码器?

译码是编码的逆过程.

译码:将表示特定意义信息的二进制代码翻译出来。

译码器：实现译码功能的电路。

二进制译码原则：用n位二进制代码可以表示个信号

则，对n位代码译码时,应由来确定译码信号位数N。

提问：8位电话号码能供多少用户使用?（电话号码为十进制）

一、二进制译码器:将输入二进制代码译成相应输出信号的电路.二、MSI译码器CT74LS138

由于它有3个输入端、8个输出端,因此,又称3线一8线译码器。

1．逻辑图。

输入端：A2、A1、A0，为二进制代码；

输出端：，低电平有效;

使能端:STA（高电平有效）、（低电平有效）和（低电平有效），

且。

2．真值表。

表6。4。13线一8译码器CT74LS138的真值表

现代教学方法与手段：用DLCCAI演示MSI器件74LS138的功能。(5分钟)

3．逻辑功能:

（1）当STA＝0，或+=1时，EN＝0,译码器禁止译码，输出都为高电平1。

（2）当STA＝1且+=1时，EN＝1,译码器工作,输出低电平0有效.

这时，译码器输出由输入二进制代码决定

输出逻辑函数式为

4．全译码器:二进制译码器的输出将输入二进制代码的各种状态都译出来了.因此，二进制译码器又称全译码器,它的输出提供了输入变量的全部最小项。

5．功能扩展:用两片CT74LS138组成4线一16线译码器。（利用使能端）

CT74LS138（1）为低位片,CT74LS138（2）为高位片.并将高位片的STA和低位片的相连作A3，同时将低位片的和高位片、相连作使能端E，便组成了4线一16线译码器。工作情况如下。

当E＝1时，两个译码器都不工作,输出都为高电平1.

当E＝1时，译码器工作.

（1）当A3＝0时，低位片CT74LS138（1)工作，这时,输出由输入二进制代码A2A1A0决定.由于高位片CT74LS138（2）的STA＝A3＝0而不能工作,输出都为高电平1。

（2)当A3＝1时，低位片CT74LS138（l）的=A3=1不工作,输出都为高电平1。高位片CT74LS138(2）的STA＝A3＝1,==0,处于工作状态，输出由输入二进制A2A1A0决定。五、二－十进制译码器

提问：若要对8421BCD码进行译码，输出信号应有多少个?

一、二一十进制译码器：将4位BCD码的十组代码翻译成0～9十个对应输出信号的电路。

由于它有4个输入端，十个输出端,所以，又称4线一10线译码器。

二、4线一10线译码器CT74LS42

1．逻辑图.见教材中图6。4。3。

输入端：A3、A2、A1、A0，为4位8421BCD码

输出端:，低电平有效.

2．真值表（代码1010～1111没有使用,称作伪码.）3．逻辑函数式

由式可知，当输入伪码1010～1111时，输出都为高电平1,不会出现低电平0。因此，译码器不会产生错误译码。

4．功能变化：CT74LS42可作3线—8线译码器：输出不用，并将作使能端使用.

6。4。4用译码器实现组合逻辑函数

一、实现原理:

提问：

逻辑函数的标准最小项之和式？

译码器CT74LS138的输出逻辑函数式？

由于二进制译码器的输出为输入变量的全部最小项，即每一个输出对应一个最小项

Yi=mi（译码器输出高电平)

（译码器输出低电平）而任何一个n位变量的逻辑函数都可变换为最小项之和的标准式

,的取值为0或1，

因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数.

当译码器输出低电平时，多选用与非门；当输出为高电平时，多选用或门。讨论：编码器、译码器的应用.课后小结：回顾本节课主要内容，重点了解编码器、译码器的工作原理，掌握其应用。板书讲授与多媒体教学相结合(15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）多媒体教学(10分钟）教学互动(10分钟）作业、习题、思考题、辅导等：210页4。3，4。5；板书设计：4.3。1编码器一、普通编码器二、优先编码器4.3.2译码器

一、二进制译码器

1．逻辑图。

2．真值表。

3．逻辑功能:

4．全译码器：

5．功能扩展

三、二－十进制译码器

参考教材和文献资料《数字电子技术基础》_阎石编著第9讲授课时间第五周三第1-2节课次9授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题):第四章§4。3-§4.3组合逻辑电路教学目的、要求(分掌握、熟悉、了解三个层次）：1．掌握四选一、八选一的逻辑功能,对应MSI器件的使用；

2．掌握用数据选择器实现组合函数的方法；3。掌握半加器,全加器的逻辑功能、逻辑符号.

教学重点及难点：数据选择器的逻辑功能及其实现组合函数的方法。教学基本内容教学方法、教学手段及时间设计4.3。3数据选择器一、数据选择器的工作原理数据选择其就是在数字信号的传输过程中，从一组数据中选出某一个来送到输出端，也叫多路开关。二、用数据选择器设计组合逻辑电路4。3.4加法器一、1位加法器

1。半加器

1．只考虑两个一位二进制数的相加,而不考虑来自低位进位数的运算电路，称为半加器。

如在第i位的两个加数Ai和Bi相加，它除产生本位和数Si之外，还有一个向高位的进位数。因此,

输入信号：加数Ai,被加数Bi

输出信号：本位和Si,向高位的进位Ci

2．真值表

根据二进制加法原则（逢二进一），得以下真值表.

4．逻辑电路：由一个异或门和一个与门组成.

如图6.6.1（a)所示。

5．逻辑符号2.全加器不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。

如在第i位二进制数相加时，被加数、加数和来自低位的进位数分别为Ai、Bi、Ci-1，输出本位和及向相邻高位的进位数为Si、Ci.因此，

输入信号：加数Ai、被加数Bi、来自低位的进位Ci-1

输出信号：本位和Si，向高位的进位Ci

真值表

Si和Ci的卡诺图，如图6.6。2所示.逻辑函数表达式

逻辑图,如图6。6.3(a)所示。逻辑符号

二、多位加法器1．含义：实现多位加法运算的电路，称为加法器。

2．进位方法：

⑴串行进位

图6。6。4所示为由4个全加器组成的4位串行进位的加法器。

低位全加器输出的进位信号依次加到相邻高位全加器的进位输入端CI。最低位的进位输入端CI接地。

显然,每一位的相加结果必须等到低一位的进位信号产生后才能建立起来.

主要缺点：运算速度比较慢。

优点:电路比较简单。

⑵超前进位加法器

主要优点：运算速度较高。讨论：多位加法器实现进位的两种方法。课后小结：回顾本节课主要内容，重点掌握半加器，全加器的逻辑功能、逻辑符号。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟）多媒体教学(10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：248页4.164。17;板书设计：4。3。3数据选择器一、数据选择器的工作原理二、用数据选择器设计组合逻辑电路4。3.4加法器一、1位加法器

1.半加器

2。全加器

二、多位加法器

参考教材和文献资料《数字电子技术基础》_阎石编著第10讲授课时间第五周三第1-2节课次10授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题）：第五章§4。3-§4.3组合逻辑电路教学目的、要求（分掌握、熟悉、了解三个层次）：1。掌握数值比较器的逻辑功能。教学重点及难点：掌握数值比较器的逻辑功能。教学基本内容教学方法、教学手段及时间设计4.3。5数值比较器用于比较两个数大小或相等的电路，称为数值比较器。一、1位数值比较器

1．数值比较的含义

一位二进制数A和B进行比较的电路。比较结果有三种情况。

二、多位数值比较器

多位二进制数如何比较大小？

如两个4位二进制数A＝A3A2A1A0和B＝B3B2B1B0进行比较时，则需从高位到低位逐位进行比较。MSI器件:CMOS4位数值比较器CC14585

MSI器件如何查手册了解其功能并应用？

1．逻辑图（教材中图6。6.5所示,了解，不需记忆）

3．使用方法

(1）只比较两个4位二进制数时

用一片CC14585即可，将扩展端I(A〈B)接低电平,I（A>B）和I（A=B)接高电平.

(2）当比较两个4位以上8位以下的二进制数时

需两片CC14585，要用扩展端。

应先比较两个高4位的二进制数，在高位数相等时，才能比较低4位数.只有在两个4位二进制数相等时，输出才由I(A<B)、I（A>B)、I(A=B）决定。

图6。6。6所示为用两片CC14585组成的8位数值比较器。

将低位片的I（A<B）接低电平0，I（A>B)和I(A=B)接高电平1.

将低位片的CC14585（1）的输出比较结果I（A〈B）和I(A=B）与高位片CC14585（2）的扩展端I（A〈B）和I（A=B)相连.讨论：掌握数值比较器的逻辑功能。课后小结：回顾本节课主要内容,重点掌握数值比较器的逻辑功能.板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟)多媒体教学(10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：213页4。194.20；板书设计：4.3.5数值比较器一、1位数值比较器二、多位数值比较器参考教材和文献资料《数字电子技术基础》_阎石编著第11讲授课时间第六周一第1-2节课次11授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目(教学章、节或主题）：第五章§5.1—§5.3触发器教学目的、要求(分掌握、熟悉、了解三个层次)：掌握基本RS触发器的电路结构与动作特点。教学重点及难点:掌握基本RS触发器的电路结构与动作特点.教学基本内容教学方法、教学手段及时间设计第五章触发器本章介绍构成时序逻辑电路的最基本部件－双稳态触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。5.1概述首先从组成各类触发器的基本部分－SR锁存器入手,介绍触发器的结构、逻辑功能、动作特点，在基础上介绍JK触发器、D触发器、T触发器等,给出触发器的描述方程.本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等.1.触发器：能够存储1位二值信号的基本单元电路。2。触发器的特点：具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1；b。根据不同的输入信号可以置1或0。3。分类：按触发方式：电平触发器、脉冲触发器和边沿触发器按逻辑功能方式：SR锁存器、JK触发器、D触发器、T触发器、T¢触发器按结构：基本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等5。2SR锁存器SR锁存器（又叫基本RS触发器)是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号。一、电路结构与工作原理由或非门构成：由与非门构成：动作特点在任何时刻，输入都能直接改变输出的状态。讨论:掌握数值比较器的逻辑功能。课后小结：回顾本节课主要内容，重点重点讲分析方法,设计方法自然引入。讲解中注意阐明分析、设计思想，然后通过一定量的例题说明方法，最后归纳总结。板书讲授与多媒体教学相结合（15分钟)板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）多媒体教学（10分钟)教学互动(5分钟)作业、习题、思考题、辅导等：248页5。15。4；板书设计:5.1概述1。触发器2。触发器的特点3.分类5。2SR锁存器一、电路结构与工作原理1.由或非门构成2.由与非门构成二、动作特点参考教材和文献资料《数字电子技术基础》_阎石编著第12讲授课时间第六周三第1—2节课次3授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）：第五章§5。4—§5。6时序逻辑电路教学目的、要求(分掌握、熟悉、了解三个层次）:掌握JK、D、T触发器的结构、工作原理与动作特点、掌握触发器的功能及描述方法。教学重点及难点:掌握JK、D、T触发器的结构、工作原理与动作特点、掌握触发器的功能及描述方法。教学基本内容教学方法、教学手段及时间设计5。4脉冲触发的触发器为了避免空翻现象，提高触发器工作的可靠性,希望在每个CLK期间输出端的状态只改变一次,则在电平触发的触发器的基础上设计出脉冲触发的触发器。一、电路结构与工作原理脉冲触发的SR触发器（主从SR触发器)（Master－SlaveSRFlip－Flop):脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成①在CLK＝1时,主触发器按S、R变化，而从触发器保持状态不变；②在CLK由1®0（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在CLK的一个周期内,触发器的输出状态之可能改变一次。2主从JK触发器为了使主从SR触发器在S＝R＝1时也有确定的状态，则将输出端Q和Q¢反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好.工作原理:主触发器保持原态，则触发器（从触发器)也保持原态二、脉冲触发方式的动作特点1。分两步动作：第一步在CLK＝1时,主触发器受输入信号控制,从触发器保持原态；第二步在CLK¯到达后，从触发器按主触发器状态翻转,故触发器输出状态只能改变一次；2。主从JK触发器在CLK＝1期间，主触发器只可能翻转一次，因为受到反馈回来的输出端的影响，故在CLK＝1期间若输入发生变化时，要找出CLK¯来到前的Q状态，决定Q*5。5边沿触发器的电路结构与动作特点由于JK触发器存在一次变化问题,所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态(新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态,与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。电路结构和工作原理利用CMOS传输门的边沿触发器讨论：掌握JK、D、T触发器的结构、工作原理与动作特点、掌握触发器的功能及描述方法。课后小结：顾本节课主要内容，重点掌握JK、D、T触发器的结构、工作原理与动作特点、掌握触发器的功能及描述方法，最后归纳总结。板书讲授与多媒体教学相结合（15分钟)板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟）多媒体教学（10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：519页5.4；520页5。12;板书设计:5。4脉冲触发的触发器一、电路结构与工作原理二、脉冲触发方式的特点5。5边沿触发器的电路结构与动作特点一、电路结构和工作原理二、利用CMOS传输门的边沿触发器参考教材和文献资料《数字电子技术基础》_阎石编著第13讲授课时间第七周一第1-2节课次13授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题)：第六章§6。1-§6。2时序电路的分析方法教学目的、要求(分掌握、熟悉、了解三个层次）：掌握时序电路的分析方法。教学重点及难点:时序电路的分析方法.教学基本内容教学方法、教学手段及时间设计6.1时序逻辑电路概述一、定义：时序逻辑电路（又称时序电路）：在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路原来的状态.

二、电路构成:

存储电路（主要是触发器，且必不可少）+组合逻辑电路（可选).

时序逻辑电路的状态是由存储电路来记忆和表示的.三、分类

根据电路状态转换情况的不同分为：

1．同步时序逻辑电路:

所有触发器的时钟6.2时序逻辑电路的分析方法6。2.1同步时序逻辑电路的分析方法同步时序逻辑电路中,所有触发器都由同一个时钟脉冲信号CP来触发,都对应相同的电平或边沿状态更新.所以，可以不考虑时钟条件.

课堂讨论：现态和次态的时间分割点？

(1)输出方程.时序逻辑电路的输出逻辑表达式，它通常为现态的函数。

（2)驱动方程。各触发器输入端的逻辑表达式.即J=？，K=？，D=？

（3）状态方程。将驱动方程代入相应触发器的特性方程中,便得到该触发器的次态方程.时序逻辑电路的状态方程由各触发器次态的逻辑表达式组成。

6。2.2时序逻辑电路的状态转换表、状态转换图、状态流程图和时序图1.状态转换表

将外输入信号和现态作为输入，次态和输出作为输出,列出状态转换真值表。触发器的逻辑功能的表示方法有哪些？相互转换？特别：与或式→真值表？2．状态转换图状态转换图:电路由现态转换到次态的示意图。3。状态流程图时序电路逻辑功能的另外一种描述形式称为状态机流程图.4。时序图

时序图：在时钟脉冲CP作用下，各触发器状态变化的波形图。讨论：时序电路的分析方法。课后小结：回顾本节课主要内容，重点掌握时序电路的分析方法。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟板书讲解、推导与多媒体教学相结合,例题讲解（10分钟)多媒体教学(10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：346页6。16。2；板书设计：6.1时序逻辑电路概述6.2时序逻辑电路的分析方法6。2。1同步时序逻辑电路的分析方法

6.2。2时序逻辑电路的状态转换表、状态转换图、状态流程图和时序图1.状态转换表2．状态转换图3.状态流程图4。时序图

参考教材和文献资料《数字电子技术基础》_阎石编著第14讲授课时间第七周三第1-2节课次14授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）：第六章§6。3—§6。3寄存器教学目的、要求（分掌握、熟悉、了解三个层次)：掌握寄存器及移位寄存器的基本概念、工作原理、工作波形；了解寄存器、移位寄存器的应用。教学重点及难点:寄存器和移位寄存器的基本概念、工作原理、工作波形。教学基本内容教学方法、教学手段及时间设计6.3.1寄存器和移位寄存器寄存器:存放数码、运算结果或指令的电路。

移位寄存器：不但可存放数码，而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移位。

一个触发器可存储一位二进制代码.

n位二进制代码寄存器需n个触发器。

寄存器应用举例:1运算中存贮数码、运算结果。2计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器.

课堂讨论:寄存器与存储器有何区别?

寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。(类似于宾馆的贵重物品寄存、超级市场的存包处。）

存储器存放大量的数据,因此最重要的要求是存储容量。(类似于仓库)

一、寄存器

1．定义

寄存器：用以存放二进代码的电路。

2．电路举例

由维持阻塞D触发器组成的4位数码寄存器。

3．逻辑功能分析：

二、移位寄存器

具有存放数码和使数码逐位右移或左移的电路称作移位寄存器，又称移存器。

课堂讨论：二进制的乘除法如何实现?(利用了移位寄存器）1．逻辑电路:

4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。

数码由最左边的FF0的DI端串行输入.

2．工作原理

每一个触发器的输出→其右边触发器的输入，

则对应每一个CP上升沿,数据右移一位。3．右移位寄存器的状态表

并行输出方式：数码由Q3、Q2、Q1、Q0取出串行输出方式：数码从Q3取出，但需要输入4(触发器的个数）+4（数码位数）个移位脉冲才能从4位寄存器中取出存放的4位数码1011。㈡4位左移位寄存器。

数码由最右边的FF3的端串行输入。

每一个触发器的输出→其左边触发器的输入,

则对应每一个CP上升沿，数据左移一位。讨论：寄存器和移位寄存器的基本概念、工作原理、工作波形.课后小结：回顾本节课主要内容，重点掌握寄存器及移位寄存器的基本概念、工作原理、工作波形。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟）多媒体教学（10分钟)教学互动(5分钟)作业、习题、思考题、辅导等:347页6.46.5；板书设计：6。3。1寄存器和移位寄存器一、寄存器二、移位寄存器参考教材和文献资料《数字电子技术基础》_阎石编著第15讲授课时间第八周一第1-2节课次15授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题)：第六章§6。3—§6。3计数器教学目的、要求（分掌握、熟悉、了解三个层次）：1掌握计数器的概念、分类；

2掌握计数器的设计思想、电路结构、工作原理、逻辑功能。教学重点及难点：

计数器的设计思想、电路结构、工作原理、逻辑功能。教学基本内容教学方法、教学手段及时间设计6。3.2计数器一、同步计数器

根据学生的程度，有时也可以从设计的角度,讨论异步二进制加法计数器的设计思想。

各触发器应满足两个条件：

每当CP有效触发沿到来时，触发器翻转一次,即用T′触发器.

控制触发器的CP端，只有当低位触发器Q由1→0(下降沿）时,应向高位CP端输出一个进位信号（有效触发沿）,高位触发器翻转，计数加1。]由JK触发器组成4位异步二进制加法计数器

①逻辑电路

JK触发器都接成T′触发器，下降沿触发。②工作原理

异步置0端上加负脉冲，各触发器都为0状态,即Q3Q2Q1Q0＝0000状态。在计数过程中，为高电平.

只要低位触发器由1状态翻到0状态，相邻高位触发器接收到有效CP触发沿，

T′的状态便翻转。③状态转换顺序表7。3.1所示.

电路为十六进制计数器。

④工作波形（又称时序图或时序波形）输入的计数脉冲每经一级触发器，其周期增加一倍，即频率降低一半。

一位二进制计数器就是一个2分频器，

16进制计数器即是一个16分频器。

表7。3.1四位二进制加法计数器状态转换顺序表图7.3。2所示为由D触发器组成的4位异步二进制加法计数器的逻辑图。

由于D触发器用输入脉冲的上升沿触发，因此，每个触发器的进位信号由端输出。

其工作原理类似,让学生课后自行分析.二、异步计数器1.异步二进制减法计数器

根据学生的程度,有时也可以从设计的角度，讨论异步二进制减法计数器的设计思想。

[二进制数的减法运算规则：1－1＝0,0-1不够，向相邻高位借位，10－1＝1;

各触发器应满足两个条件：

每当CP有效触发沿到来时，触发器翻转一次,即用T′触发器。

控制触发器的CP端，只有当低位触发器Q由0→1（上升沿）时,应向高位CP端输出一个借位信号（有效触发沿），高位触发器翻转，计数减1。]由JK触发器组成的4位二进制减法计数器

①逻辑图。

FF3～FF0都为T′触发器，下降沿触发。

低位触发器由0→1（上升沿）时，应向高位CP端输出一个借位信号（有效触发沿），而触发器为下降沿触发，低位触发器应从端输出借位信号。

②工作原理

讨论：计数器的逻辑功能描述，特别是时序图。课后小结:回顾本节课主要内容，重点掌握计数器的逻辑功能描述，特别是时序图。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟）多媒体教学（10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：351页6。166.18；361页6。20；板书设计：6.3。2计数器一、同步计数器二、异步计数器参考教材和文献资料《数字电子技术基础》_阎石编著第16讲授课时间第八周三第1—2节课次16授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题)：第六章§6.3—§6.3计数器教学目的、要求（分掌握、熟悉、了解三个层次）：掌握任意进制计数器的构成方法。教学重点及难点:任意进制计数器的构成方法.教学基本内容教学方法、教学手段及时间设计三、任意进制计数器的构成方法1.M〉N的情况这种情况下，必须用多片N进制计数器组合起来,才能构成M进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。串行进位方式：在串行进位方式中，以低位片的进位信号作为高位片的时钟输入信号。两片始终同时处于计数状态.并行进位方式：在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上。整体置零方式和整体置数方式首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N>M进制计数器，再按照N<M的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。四、移位寄存器型计数器1.环形计数器

为同步时序逻辑电路.下面分析它的工作原理。（巩固已经学过的同步电路的分析方法。可简单讲分析过程，重点讲明逻辑功能和工作波形。）

逻辑功能

①4位环形计数器只有4个有效工作状态，即只能计4个数.

②状态利用率很低：由4个触发器组成的二进制计数器有16个不同的状态。因此,有12个无效状态。

③能够自启动：如由于某种原因而进入无效状态时，只要继续输入计数脉冲CP,电路就会自动返回有效状态工作。工作波形（在有效状态时).

Q0、Q1、Q2、Q3输出的波形为一组顺序脉冲（依次出现正脉冲），因此，环形计数器也是一个顺序脉冲发生器。（本节稍后将会讲到）优缺点：

优点:电路简单。

缺点:电路状态利用率低，计n个数,需n个触发器，很不经济.自启动扭环计数器，为同步时序逻辑电路。逻辑功能

①4位扭环计数器只有8个有效工作状态，即能计8个数。

②状态利用率较低：由4个触发器组成的二进制计数器有16个不同的状态。因此，有8个无效状态。

③能够自启动:如由于某种原因而进入无效状态时，只要继续输入计数脉冲CP，电路就会自动返回有效状态工作.

优缺点:

优点:每次状态变化只有一个触发器翻转,不存在竞争冒险现象，电路比较简单.

缺点：电路状态利用率不高.讨论:任意进制计数器的构成方法。课后小结：回顾本节课主要内容，重点掌握任意进制计数器的构成方法。板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合,例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合，例题讲解（10分钟）多媒体教学（10分钟）教学互动（5分钟）作业、习题、思考题、辅导等：351页6.21；352页6。25;板书设计：6.3.2计数器三、任意进制计数器的构成方法四、移位寄存器型计数器6.4时序逻辑电路的设计方法参考教材和文献资料《数字电子技术基础》_阎石编著第17讲授课时间第九周一第1—2节课次17授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）：第二章§6.4-§6.4时序电路的设计方法教学目的、要求（分掌握、熟悉、了解三个层次)：掌握时序电路的设计方法。教学重点及难点：时序电路的设计方法。教学基本内容教学方法、教学手段及时间设计6。4时序逻辑电路的设计方法6。4。1同步时序逻辑电路的设计方法设计关键：根据设计要求→确定状态转换的规律→求出各触发器的驱动方程。一、设计步骤：（先简单介绍，通过以下的举例后，再进行总结，特别再点出设计关键）

1．根据设计要求,设定状态,画出状态转换图.

2．状态化简

前提:保证满足逻辑功能要求。

方法：将等价状态（多余的重复状态）合并为一个状态。

3．状态分配,列出状态转换编码表

通常采用自然二进制数进行编码。N为电路的状态数。

每个触发器表示一位二进制数，因此，触发器的数目n可按下式确定

(7.5。1）

4．画状态转换卡诺图，求出状态方程、输出方程

选择触发器的类型（一般可选JKF/F或DF/F，由于JK触发器使用比较灵活，因此,在设计中多选用JK触发器。）

将状态方程和触发器的特性方程进行比较→驱动方程.

5．根据驱动方程和输出方程画逻辑图。

6．检查电路有无自启动能力。

如设计的电路存在无效状态时，应检查电路进入无效状态后,能否在时钟脉冲作用下自动返回有效状态工作。如能回到有效状态，则电路有自启动能力；如不能，则需修改设计,使电路具有自启动能力。二、同步时序逻辑电路的设计举例

掌握一种方法，需要通过一定的举例、做练习。因此本节内容的学习方法：课堂上听懂方法、步骤、关键点，再通过一定量的课后作业巩固。

[例7.5.1］试设计一个同步七进制加法计数器.

解:设计步骤

(1)根据设计要求，设定状态，画状态转换图。

七进制→7个状态→用S0，S1，…，S6表示

状态转换图如教材中图7.5.1所示。

（2)状态化简。

本例中7个状态都是有效状态。3）状态分配,列状态转换编码表。

根据式，→N＝7,n＝3，即采用三个触发器。

选用三位自然二进制加法计数编码→列出状态转换编码表。(4）选择触发器的类型，求出状态方程,驱动方程和输出方程。

根据状态转换编码表→图7.5。2所示的各触发器次态和输出函数的卡诺图。得（5）根据驱动方程和输出方程画逻辑图。教材中图7.5。3所示.

(6）检查电路有无自启动能力.

电路有一个无效状态111，将该状态代入状态方程中得000.这说明一旦电路进入无效状态时，只要再输入一个计数脉冲CP,电路便回到有效状态000.

因此，具有自启动能力。

[例7.5。2]设计一个脉冲序列为10100的序列脉冲发生器。

解：设计步骤

(1)根据设计要求设定状态，画状态转换图.

由于串行输出Y的脉冲序列为10100，故电路应有5个状态,即N＝5,它们分别用S0，S1，…，S4表示.输入第一个时钟脉冲CP时，状态由S0转到S1，输出Y＝1：输入第二个CP时，状态由S1转为S2，输出Y＝0；其余依次类推。

画状态转换图,教材中图7.5.4所示.

（2）状态分配,列出状态转换编码表。

根据式可知，在N＝5时，n＝3,即采用三位二进制代码。

可列出表7。5。2所示的状态转换编码表.

（3）选择触发器类型，求输出方程、状态方程和驱动方程。

根据状态转换编码表→图7.5.5所示的各触发器次态和输出函数的卡诺图。得

(4）根据驱动方程和输出方程画逻辑图。如图7。5。6所示.讨论：时序电路的设计方法。课后小结:回顾本节课主要内容,重点掌握时序电路的设计方法.板书讲授与多媒体教学相结合（15分钟）板书讲解、推导与多媒体教学相结合，例题讲解及引导学生做题（35分钟）板书讲解、推导与多媒体教学相结合,例题讲解(10分钟）多媒体教学（10分钟）教学互动（5分钟)作业、习题、思考题、辅导等:352页6.27；353页6。29；板书设计：6。4时序逻辑电路的设计方法6。4.1同步时序逻辑电路的设计方法参考教材和文献资料《数字电子技术基础》_阎石编著第18讲授课时间第九周三第1—2节课次18授课方式理论课▇讨论课□实验课□习题课□其他□课时安排2授课题目（教学章、节或主题）：第七章§7.1-§7.4半导体存储器教学目的、要求(分掌握、熟悉、了解三个层次):了解ROM、RAM结构特点及存储器的扩展方法.教学重点及难点：ROM、RAM结构特点及存储器的扩展方法.教学基本内容教学方法、教学手段及时间设计7.1概述1。半导体存储器的定义半导体存储器就是能存储大量二值信息（或称作二值数据)的半导体器件。它是属于大规模集成电路，由于计算机以及一些数字系统中要存储大量的数据，因此存储器是数字系统中不可缺少的组成部分2。存储器的性能指标由于计算机处理的数据量很大，运算速度越来越快，故对存储器的速度和容量有一定的要求。所以将存储量和存取速度作为衡量存储器的重要性能指标。目前动态存储器的容量已达109位/片，一些高速存储器的存取时间仅10ns左右。3.半导体存储器的分类从存取功能上可分为只读存储器（Read－OnlyMemory，简称ROM）和随机存储器（RandomAccessMemory,简称RAM）.从制造工艺上存储器可分为双极型和单极型(CMOS型)，由于MOS电路(特别是CMOS电路），具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用MOS工艺制作的。7.2只读存储器（ROM)7.2。1掩模只读存储器在采用掩模工艺制作ROM时，其中存储的数据是由制作过程中使用的掩模板决定的，此模板是厂家按照用户的要求专门设计的,因此出厂时数据已经“固化”在里面了。1.ROM的组成：a.存储矩阵b.地址译码器c