微机接口技术课本答案

2024年6月23日1微型计算机及其接口技术

习题解答第1章微型计算机概论第2章80X86微处理器第3章存储器及其接口第4章输入输出与中断第5章并行接口第6章定时器/计数器电路第7章串行接口第8章模拟接口第9章人机接口第10章微机系统实用接口知识2024年6月23日习题解答2/80第1章微型计算机概论1．解释题：(1)微处理器解：指由一片或几片大规模集成电路组成的中央处理器。(2)微型计算机解：指以微处理器为基础，配以内存储器以及输入输出接口电路和相应的辅助电路构成的裸机。(3)微型计算机系统解：指由微处理器配以相应的外围设备及其它专用电路、电源、面板、机架以及足够的软件而构成的系统。(4)单片机解：把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。(5)单板机：解：把微处理器、RAM、ROM以及一些接口电路，加上相应的外设(如键盘、7段显示器等)以及监控程序固件等安装在一块印刷电路板上所构成的计算机系统。2024年6月23日习题解答3/802．请简述微机系统中三种总线的区别及联系。解：对—个具有一定规模的微型计算机系统而言，有三类总线，一种是微型计算机中CPU芯片与内存储器和I／O接口电路之间信息传输的公共通路，这是片总线；一种是构成微型计算机系统的各模块之间信息传输的公共通路，这是内总线．又称系统总线、微机总线和板级总线；第三种是一个微型计算机系统同另一个微型计算机系统之间，或者一个微型计算机系统同仪器、仪表之间信息传输的公共通路，这是外总线，又称通信总线。通常内总线是芯片总线经缓冲后映射而得。

2024年6月23日习题解答4/80第2章80X86微处理器1．解释题：(1)执行部件EU解：8086微处理器内部的一个功能部件，由通用寄存器、标志寄存器、运算器和EU控制系统等组成，负责全部指令的执行，向BIU提供数据和所需访问的内容和I／O端口的地址，并对通用寄存器、标志寄存器和指令操作数进行管理。(2)总线接口部件BIU解：8086微处理器内部的另一个功能部件，由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成，BIU同外部总线连接为EU完成所有的总线操作，并计算形成20位的内存物理地址：2024年6月23日习题解答5/80(3)最小方式解：8086微处理器的—种工作方式，在该方式下，由8086提供系统所需要的全部控制信号，用以构成一个单处理器系统。此时MN／MX*线接VCC(高电平)。(4)最大方式解：8086微处理器的另一种工作方式，在该方式下，系统的总线控制信号由专用的总线控制器8288提供，构成一个多处理机或协处理机系统。此时MN／MX*线接地。(5)指令周期解：执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。2024年6月23日习题解答6/80(6)总线周期解：CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送所需要的叫间。(7)时钟周期解：CPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是CPU的时间基准．(8)等待周期解：在CPU对内存或外设接口进行读写操作时，当被选中进行数据读写的内存或外设接口无法在3个T(时钟周期)内完成数据读写时，就由该内存或外设接口发出一个请求延长总线周期的信号，CPU在接收到该请求情号后，就在T3与T4之间插入—个时钟周期一称为等待周期Tw，在Tw期间，总线信号保持不变。2024年6月23日习题解答7/80(9)指令的寻址方式解：所谓指令的寻址方式是指“指令中操作数的表示形式”，操作数用一个数据直接给出的称为“立即寻址”，例如MOVAL,80H中的80H。操作数是一个寄存器的符号，例如上条指令中的AL，称为寄存器寻址。操作数是一个内存地址，则称为“存储器寻址”，存储器寻址中，根据内存地址给出的方式又分为直接寻址、寄存器间接寻址、基址寻址和变址寻址等。(10)MMX解：MMX—MultiMediaExtension，多媒体扩展。这是为提高PC机处理多媒体信息和增强通信能力而推出的新一代处理器技术，通过增加4种新的数据类型，8个64位寄存器和57条新指令来实现的。2024年6月23日习题解答8/80(11)SEC解：SEC———SingleEdgeContact，单边接触。这是PmntiiumII微处理器所采用的新的封装技术。先将芯片固定在基板上，然后用塑料和金属将其完全封装起来，形成一个SEC插盒封装的处理器，这一SEC插盒通过Slot1插槽同主板相连。(12)SSE解：SSE——StreamingSIMDExtensions，数据流单指令多数据扩展技术。采用SSE技术的指令集称为SSE指令集，PentiumIII微处理器增加了70条SSE指令，使PentiumIII微处理器在音频、视频和3D图形领域的处理能力大为增强。2024年6月23日习题解答9/80(13)乱序执行解：指不完全按程序规定的指令顺序依次执行，它同推测执行结合，使指令流能最有效地利用内部资源。这是PentiumPro微处理器为进一步提高性能而采用的新技术。(14)推测执行解：是指遇到转移指令时，不等结果出来便先推测可能往哪里转移而提前执行。由于推测不一定全对，带有一定的风险，又称为“风险执行”。2024年6月23日习题解答10/802.简述8086中逻辑地址与物理地址的关系。解；逻辑地址是允许在程序中编排的地址，8086的逻辑地址有段基值和段内偏移量两部分。段基值存放在对应的段寄存器中，段内偏移量由指令给出。物理地址是信息在存储器中实际存放的地址。在8086系统中，物理地址形成过程为：将段寄存器中存放的段基值(16位)左移4次再加偏移量，得20位的物理地址。2024年6月23日习题解答11/803．简述80386中逻辑地址、线性地址与物理地址的关系。解：80386系统中有3种存储器地址空间——逻辑地址、线性地址和物理地址。80386芯片内的分段部件将逻辑地址空间转换为32位的线性地址空间，80386芯片内的分页部件将线性地址空间转换为物理地址空间。若不允许分页部件操作，则经分段部件操作后即为物理地址。2024年6月23日习题解答12/804．说明标志位中溢出位与进位位的区别。解：进位位CF是指两个操作数在进行算术运算后，最高位(8位操作为D7位，16位操作为D15位)是否出现进位或借位的情况，有进位或借位，CF置“1”，否则置“0”。溢出位OF是反映带符号数(以二进制补码表示)运算结果是否超过机器所能表示的数值范围酌情况。对8值运算，数值范围为-128~+127，对16位运算，数值范围为-32768~+32767。若超过上述范围，称为“溢出”，OF置“1”。

溢出和进位是两个不同的概念，某些运算结果，有“溢出”不一定有“进位”，反之，有“进位”也不一定有“溢出”。2024年6月23日习题解答13/805．说明8086中段寄存器的作用。解：8086微处理器中的16位寄存器，用来存放对应的存储段的段基值—段起始地址的高16位。通过段寄存器值和指令中给出的16位段内偏移量可得出存储器操作数的物理地址(20位)。

2024年6月23日习题解答14/806．写出寄存器AX、BX、CX、DX、SI和DI的隐含用法。解：上述通用寄存器的隐合用法如下：AX——在字乘/字除指令中用作累加器；在字I/O操作时作为数据寄存器。BX—间接寻址时，作为地址寄存器和基址寄存器；在XLAT指令中用作基址寄存器；CX—串操作时的循环次数计数器；循环操作时的循环次数计数器；DX——字乘/字除指令中用作辅助寄存器；I／O指令间接寻址时作端口地址寄存器；

SI—间接寻址时，作为地址寄存器和变址寄存器；串操作时的源变址寄存器；DI——间接寻址时，作为地址寄存器和变址寄存器；串操作时的目的变址寄存器。2024年6月23日习题解答15/807．执行如下令后，标志寄存器中各状态位之值。(1)MOVAX,34C5HADDAX,546AH(2)MOVAX,E453HADDAX,C572H2024年6月23日习题解答16/808.有一双字87654321H在内存中的地址为30101H，画出其在8086系统的内存中存放的情况。解：在8086系统中，双字在内存中占连续4个字节，其中低位字节存于低地址，字节存于高地址。如图示。图2—92024年6月23日习题解答17/809.说明8086引脚信号AD0~AD15双重总线的特点。解：AD0~AD15这16条总线传送32个信号，A0~A15，D0~D15，在一个读写总线周期的4个T周期中，T1时刻传送地址信号A0~A15，T2以后传送数据信号D0~D15。

可见这16条双重总线的特点是分时复用。2024年6月23日习题解答18/8010．根据8086存储器读写时序图，回答如下问题：

(1)地址信号在哪段时间内有效?

(2)读操作与写操作的区别?

(3)存储器读写时序同I/O读写时序的区别?

(4)什么情况下需要插入等待周期TW?解：时序图见2.1节的图2-1和2-2。(1)在T1周期，双重总线AD0~AD15，A16/S3~A19/S6上输出要访问的内存单元的地址信号A0~A19。2024年6月23日习题解答19/80(2)读操作与写操作的主要区别为：①DT/R*控制信号在读周期中为低电平，在写周期中为高电平；②在读周期中，RD*控制信号在T2～T3周期为低电平(有效电平)；在写周期中WR*控制信号在T2~T3周期为低电平(有效电平)，而在读周期WR*信号始终为高电平(无效电平)，在写周期RD*信号始终为高电平(无效电平)。③在读周期中，数据信息一般出现在T2周期以后，双重总线AD0～AD15上的地址信息有效和数据信息有效之间有一段高阻态，因为AD0~AD15上的数据必须在存储芯片(或I／O接口)的存取时间后才能山现。而在写周期中，数据信息在双重总线上是紧跟在地址总线有效之后立即由CPU送上，两者之间无一段高阻态。2024年6月23日习题解答20/80(3)存储器操作同I／O操作的区别是：在存储器操作周期中，控制信号M/IO*始终为高电平；而在I／O操作周期中，M/IO*始终为低电平。(4)在读周期中，如果在T3周期内，被访问的内存单元或I／O端口还不能把数据送上数据总线，则必须在T3之后插入等待周期Tw，这时RD*控制信号仍为有效低电平。在写周期中，如果在T3周期内，被访问的内存单元或I／O端口还不能把数据总线上的数据取走，则必须在T3之后插入等待周期Tw，这时WR*控制信号仍为有效低电平。2024年6月23日习题解答21/8011．扼要说明80286同8086的主要区别。解：(1)8086只有20条地址线，可直接寻址的内存空间为220=1MB；而80286有24条地址线，可直接寻址的内存空间为224＝16MB。(2)8086只有实地址方式，支持单任务、单用户系统；80286有实地址方式(实方式)和保护方式(保护虚地址方式)两种，片内集成有存储管理和保护机构，支持任务中的程序和数据的保密，能可靠地支持多用户和多任务系统。(3)在保护方式下，存储器的分段部件把整个存储空间分成可变长度的各段，段的长度≤64KB。每个任务的虚拟存储空间最大由16K个64KB的段组成，即1024MB＝1GB，该虚地址空间被映射到最大容量为16MB的物理存储器中。(4)在保护方式下，80286采用“描述子”和“选择子”的数据结构来实现内存单元的寻址。2024年6月23日习题解答22/8012．扼要说明80386同80286的主要区别。解：(1)80286是16位微处理器，有24条地址线，可直接寻址的内存空间为224＝16MB，而80386是32位微处理器，有32条数据线，32条地址线，可直接寻址的内存空间为232＝4GB。(2)80286是16位微处理器，它的寄存器结构基本上同8086，也是16位的；而80386是32位微处理器，其寄存器结构除段寄存器外都是32位寄存器，分别在16位寄存器的助记符前加上E，即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。另外再增加了两个16位段寄存器FS和GS。此外，80386还有系统地址寄存器、控制寄存器、测试寄存器和调试寄存器：(3)80386有三种存储器地址空间——逻辑地址、线性地址和物理地址。80386的分段部件将逻辑地址转换为32位的线性地址；80386的分页部件将线性地址转换为物理地址。(4)80286有两种工作方式——实方式和保护方式；80386有三种工作方式——实方式、保护方式和虚拟8086方式。2024年6月23日习题解答23/8013．扼要说明80486同80386的主要区别。解：80486同80386的主要区别是：(1)芯片内集成有一个指令和数据共用的8KB的4路组相连的高速缓冲存储器(Cache)，由于访问片内Cache的速度远高于访问内存的速度，从而提高了系统的性能；(2)芯片内集成含数学协处理器(FPU)一性能增强的80387，FPU同CPU之间，以及Cache与CPU之间采用64位数据传输，大大加快了处理器的运行速度；(3)在x86系列芯片中首次采用了RISC技术．降低了执行每条指令所需的时钟数．可达到1.2条指令/时钟周期；(4)采用一种称为猝发式总线的总线技术，使CPU与内存在进行成组传送时实现高速数据交换。2024年6月23日习题解答24/8014．扼要说明Pentium同PentiumPro的主要区别。解：Pentium处理器是Intel公司开发的融CISC(ComplexInstructionSetComputer，复杂指令系统计算机)技术与RISC技术为一体的微处理器，称为CRIP(CISC-ROSCProcessor)，其主要特点是:(1)片内集成有三个指令处理部件：①RISC体系结构的整数处理部件，采用超标量技术，设计了两条流水线(U流水线和V流水线)，使Pentium在一个时钟周期内可以并行执行两条整数型指令；②CISC结构的同80386兼容的处理部件，采用微码处理指令技术，负责处理不能在一个时钟周期内完成的复杂指令；③浮点处理部件，采用8级流水的超流水线技术，使每个时钟周期能完成一个(或两个)浮点操作；(2)片内集成了两个独立的8KB指令Cache和8KB数据Cache，增加了缓存的带宽，减少了缓存的冲突：(3)采用分支预测技术，提高了流水线执行的效率；(4)同80386、80486保持兼容；(5)采用64位外部数据总线，使CPU同内存的数据传输速度可达528MB/s。2024年6月23日习题解答25/80Pentium，PentiumPro的主要区别是：(1)一个封装内安装两个芯片，一个是CPU内核，包括两个8KB的L1Cache，另一个是256KB的L2Cache。这一L2Cache由全速总线同CPU内核相连，提高了程序的运行速度；(2)把CISC结构的指令分解为若干像RISC指令那样的微操作，能在流水线上并行地执行，这样既保持了同以前的x86微处理器的兼容性，又提高了指令的运行速度；(3)采用乱序执行和推测执行技术，使指令流能最有效地利用内部资源；(4)采用超级流水线和超标量技术。具有3种超标量结构和14级超级流水线结构，大大提高了处理器的并行处理能力。2024年6月23日习题解答26/80l5．扼要说明PentiumMMX的特点。解：PentiumMMX处理器是具有多媒体扩展功能的奔腾芯片，MMX即多媒体扩展，是为提高PC机处理多媒体和通信能力而推出的新技术。PentiumMMX的主要特点是：(1)引入了4种新的数据类型和8个64位寄存器，使一条指令就能并行执行8个8位数据，4个16位数据或2个32位数据的运算；(2)采用饱和运算，把溢出值作为定值处理。结果大于最大值时当作最大值，结果小于最小值时当作最小值，无需进行溢出处理；(3)具有积和运算能力，MMX微处理器的PMADDWD指令(紧缩字相乘并加结果)即“积和运算”，可大大提高向量运算和矩阵运算的速度，在音频和视频图像的压缩和解压缩中经常用到。2024年6月23日习题解答27/8016．扼要说明PentiumII同PentiumIII的特点。解：PentiumII处理器把多媒体扩展技术(MMX技术)融合入PentiumPro芯片之中，使PentiumII微处理器既保持了PentiumPro原有的强大的处理功能，又增强了PC机在三维图形、图像和多媒体方面的可视化计算功能相交互功能。PentiumII的主要特点为：(1)采用了一系列多媒体扩展技术，包括：①单指令多数据流技术，使一条指令能完成多重数据的工作，减少了芯片在视频、声音、图像和动画中计算密集的循环；②为针对多媒体操作中经常出现的大量并行、重复运算，增加了57条指令，以更有效地处理声音，图像和视频数据；(2)动态执行技术，这是为更有效地处理多重数据，提升软件速度而采用的新技术，由三种技巧组成：①多分支跳转预测；②数据流分析：⑦推测执行。2024年6月23日习题解答28/80(3)双重独立总线结构。由两条总线组成双重独立总线体系结构，一条是二级Cache总线，另一条是处理器至主存储器的系统总线，使PentiumII处理器的数据吞吐能力是单一总线结构处理器的2倍，而且二级Cache的运行速度也比Pentium处理器高2倍；(4)采用新的封装技术——SEC，同主板连接采用Slot1.PentiumIII处理器的基本结构同PentiumII处理器，采用PentiumPro的微结构，具有数据Cache与指令Cache分开的L1Cache共32KB，以及512KB的L2Cache，最主要的特点是增加了70条SSE指令集(SSE—StreamingSIMDExtrnsion)，又称“MMX2指令集”(第二代多媒体扩展指令集)。内部增加了8个新的128位单精度寄存器(4×32位)，能同时处理4个单精度浮点变量，可达20亿次/秒的浮点运算速度。2024年6月23日习题解答29/80第3章存储器及其接口1．解释题：(1)存储器芯片的存储容量解：指存储器芯片可以容纳的二进制信息量，以存储器地址寄存器的编址数与存储字位数的乘积表示，例如6116芯片的存储器芯片的存储容量为2K×8位，表示其地址线为12条，存储字位数为8位。(2)存储器芯片的存取时间解：定义为从启动一次存储器操作，到完成该操作所需要的时间。(3)“对准好”的字解：在8086系统中要访问的16值字的低8位字节存放在偶存储体中，称为“对准好”的字，对于对准好的字，8086CPU只要一个总线周期就能完成对该字的访问：

2024年6月23日习题解答30/80(4)奇偶分体解：8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体——

“偶存储体”和“奇存储体”，偶存储体同8086的低8位数据总线D0～D7相连，奇存储体同8086的高8位数据线D8~D15相连，地址总线的A1～A19同两个存储体中的地址线A0～A18相连，最低位地址线A0和“总线高允许”BHE*用来分别选择偶存储体和奇存储体。这种连接方法称为“奇偶分体”。

2024年6月23日习题解答31/802．写出下列容量的RAM芯片片内的地址线和数据线的条数。解：(1)4K×8位：地址线12条，数据线8条；(2)512K×4位：地址线19条，数据线4条；(3)1M×1位：地址线20条，数据线1条；(4)2K×8位：地址线11条，数据线8条。2024年6月23日习题解答32/803．试说明6116芯片各引脚的功能。解：6116是一种2048×8位的静态RAM芯片，有11条地址线，用来接受CPU送来的地址信号，以选中CPU要访问的存储单元。6116有8条数据线，用于存储单元数据的读出与写入。控制信号线有3条——片选信号CE*用来选中所要访问的存储器芯片，CE*引脚通常同地址译码器的输出相连，而该地址译码器的输入即CPU要读写的内存单元的高位地址线。例如，CPU的地址线为20位，而内存芯片的地址线为11位，则地址译码器的输入可以是高9位地址线(A19~A11)；写允许信号WE*和输出允许信号OE*，这两个信号是对存储芯片的写和读的控制信号，通常同CPU的WR*和RD*引脚相连。2024年6月23日习题解答33/804．试说明2164芯片各引脚的功能。解：2164是一种64K×1位的动态RAM芯片，有8条地址线，可接受16位地址信号，因此必须采用地址多路器，使16位地址信号分成8位行地址和8位列地址分时送入2164的地址线。数据线有2条，即DIN(输入数据)和DOUT(输出数据)，用来写入或读出一位数据信息。还有三条控制信号线：RAS*—行地址选通信号。用来锁定8位行地址；CAS*—列地址选通信号，用来锁定8位列地址；WRITE*——读写控制信号，用来控制对2164芯片的读与写。2024年6月23日习题解答34/805．试说明2732芯片各引脚的功能。解：2732是一种4K×8位的可擦除可编程序只读存储器芯片。有12条地址线，可接受来自CPU的12位地址信号，以选中CPU要访问的存储单元。2732有8条数据线，用于存储单元数据的读出与写入(在编程工作时)，有两条控制信号线：芯片允许线CE*用来选择该芯片，使其工作，输出允许线OE*用来把输出数据送上数据线，只有当这两条控制线同时有效时，才能从输出端得到读出的数据，此为读出时的条件；在编程工作时，要求OE*线连接编程电源VPP＝21V，CE*接一个50ms低电平有效的TTL编程脉冲，每加一个这样的负脉冲，控制向一个地址写入—个8位的数据。2024年6月23日习题解答35/806．用下列芯片构成存储系统，各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线，采用全译码方式。解：(1)512×4位RAM构成16KB的存储系统：需要16KB／512×4＝64片；片外地址译码需11位地址线。(2)1024×1位RAM构成128KB的存储系统：需要128KB／lK×8＝1024片；片外地址译码需10位地址线；(3)2K×4位RAM构成64KB的存储系统：需要64KB/2K×2＝64片；片外地址译码需9位地址线。(4)64K×l位RAM构成256KB的存储系统：需要256KB／64K×8位＝32片，片外地址译码需4位地址线。2024年6月23日习题解答36/807．图习3—1为一存储器同8086的连接图，试计算该存储器的地址范围，并说明该电路的特点。解:(1)电路分析：译码器的控制端G1接M/IO*，当CPU执行存储器操作时，M／IO＝“H”，满足G1有效的条件。G2A*同“与门1”的输出端相连，与门1的输入为RD*和WR*、当RD*为有效低电平或WR*为有效低电平时，G2A*有效(低电平)，也就是说无论是“读’’或“写”都能使G2A*有效。G2B*同“与非门2”的输出端相连，“与非门2”的输入为A17与A18，只有当A18和A17都为高电平时，G2B*为有效低电平，也就是A18，A17为11时，G2B*才有效。2024年6月23日习题解答37/80存储器芯片的片选信号CS*同“与门3”的输出端相连。“与门3”的输入同译码器输出Y2*、Y3*相连，当Y2*为低电平，或Y3*为低电平时，CS*为有效低电平，存储器芯片被选中。Y2*为低电平A18~A14为“11010”，Y3*为低电平时A18~A14为“11011”，因此该存储器的地址范围为11010000000000000000～11011111111111111111，即68000H～6FFFFH。地址范围为32K，但该存储芯片只有14条地址线A0~A13，为16KB的容量，因此一个存储单元有两个地址对应，这是由于Y2*同Y3*都可选中该存储芯片，A14为“0”或为“1”，都能选中同一单元，只要A18~A15＝1101即可。相当于A14末参加译码，因此存在地址重叠。另一方面，上述连接中CPU的A19未参加译码，A19为“0”或为1都可。而上面求出的地址范围68000H～6FFFFH是A19为0的情况，显然当A19为1时，只要A18~A14为“11011”和“11010”也可选中该存储芯片，此时地址范围为“E8000H—EFFFFH”。因此本题的存储器译码中，A19和A14未参加译码，有地址更叠，实质上一个存储单元有4个地址对应。(2)由此可得该存储器的地址范围为：68000H~6BFFFH，6C000H~6FFFFH或E8000H～EFFFFH，EC000H—EFFFFH

2024年6月23日习题解答38/808．使用2732、6116和74LS138构成一个存储容量为12KBROM(00000H—02FFFH)、8KBRAM(03000H—04FFFH)的存储系统。系统地址总线为20位、数据总线为8位。解：(1)译码地址线安排：12KBROM需采用3片2732，8KBRAM需采用4片6116。2732的容量为4K×8位，有12条地址线，片外译码的地址线为8条，6116的容量为2K×8位，有11条地址线，片外译码的地址线为9条。采用74LS138译码，每个输出端对应4KB地址范围，对6116，A11还需进行二次译码。2024年6月23日习题解答39/80(2)列出地址范围2024年6月23日习题解答40/80EPROM1~EPROM3的CE*分别接74LS148,SRAM的CE*同Y3*，A11经或门后的输出相连，SRAM2的CE*同Y3*，A11经或门后的输出相连，SRAM3的CE*同Y4*，A11经或门后的输出相连，SRAM4的CE*同Y3*，A11*经或门后的输出相连，则可画出如图所示的系统连接图。2024年6月23日习题解答41/809．8086CPU执行MOV[2003H]，AX指令，从取指到执行指令最少需要多少时间？设时钟频率为5MHz，该指令的机器码为4个字节，存放在1000H:2000H开始的代码段中。解：(1)该条指令的机器码为4个字节存放在1000H:2000H开始的4个单元中。取指令需两个总线周期，第一次取出1000H：20O0H与1000H：2001H两个单元中16位数据；第二次取出1000H：2002H与1000H：2003H两个单元中的16位数据；接着为执行指令，将AX中16位数传送到DS：2003H与DS：2004H两个存储单元中。因是奇地址字，需两个总线周期才能完成。这样，从取指到执行共需4个总线周期。(2)在无等待周期的情况下，从取指到执行共需：4×4×1/5MHz＝3.2μs(一个总线周期在无等待周期的情况下由4个时钟周期T组成)。2024年6月23日习题解答42/8010．什么是内存条?用内存条有何优点?解：内存条是一种以小型板卡形式出现的内存储器产品，在一个长条的印刷电路板上安装有若干存储器芯片，印刷板长边上有30、72或168条引脚，内存条可插在主板上的内存条插槽中。采用内存条的优点是，安装容易，便于更换和易于增加或扩充内存容量。2024年6月23日习题解答43/80第4章输入输出与中断1．解释题：(1)I/O接口：I／O接口是把微处理器同外围设备(外设)连接起来实现数据传送的控制电路，又称为‘外设接口”。各种I／O卡都是I/O接口，如“打印卡”、“显卡”和“声”等。(2)I／O端口：I/O接口同外设之间传送三种信息一数据信息、控制信息和状态信息，这三种信息实际上是CPU通过接口同外设之间传送的信息，因此，在接口中必须有存放并传送这三种信息的寄存器。这些可以由CPU用IN和OUT指令来读写的寄存器称为“I/O端口”。(3)周期挪用：周期挪用是指利用CPU不访问存储器的那些周期来实现DMA操作，DMAC可以使用总线而不用通知CPU，也不会妨碍CPU的工作。周期挪用并不减慢CPU的操作，但可能需要复杂的时序电路，而且数据传送过程是不连续的和不规则的。2024年6月23日习题解答44/80(4)中断向量：所谓中断向量是指中断服务程序的入口地址。入口地址由两部分组成，即中断服务程序第一条指令第一个字节的“段基值”和“偏移量”，是两个16位的逻辑地址，所以将入口地址称为“向量”。(5)正常EOI方式：这是8259A三种中断结束方式中的一种，属于EOI命令方式：EOI命令方式是指当中断服务程序结束之前向8259A发出EOI命令，将正在执行的中断服务寄存器ISR中的对应位清零；正常EOI方式采用普通EOI命令将ISR中所有已置位的位中优先级最高的位清零。它适用于完全嵌套方式的中断结束。(6)自动EOI方式：8259A的三种中断结束方式中的一种。这种EOI方式在第2个INTA*响应信号的后沿(上升沿)时，由8259A自动清除ISR中己置位的中断优先级最高的位，不必在中断服务程序结束前由CPU向8259A发出EOI命令。2024年6月23日习题解答45/80(7)持殊EOI方式：这也是8259A的三种中断结束方式中的—种，也属于EOI命令方式。持殊EOI方式是采用持殊EOI命令在中断服务程序结束前向8259A发出结束命令，用来清除正在服务的中断服务寄存器中的相应位(此时正在服务的中断优先级不一定是已置位中的最高位)、特殊EOI命令中带有用于指定ISR中相应位清零的三位编码信息。特殊EOI命令可以作为任何优先级管理方式的中断结束命令。(8)溢出中断：8086内部中断中的一种；当程序中遇到INTO指令，而且当前的溢出标志OF=1时，产生的中断为溢出中断。产生溢出中断时，INTO指令和OF=1两个条件必须同时满足。2024年6月23日习题解答46/802．请说明外设接口同外设之间的三种信息——数据信息、控制信息和状态信息的作用及传送过程。解：数据信息是CPU同外设进行输入输出的主要信息，CPU用OUT指令通过‘“数据总线”由接口中的“数据端口”向外设输出“数据信息”，用IN指令通过“数据总线”读入从外设经接口中的“数据端口”送来的“数据信息”。控制信息是CPU用OUT指令通过“数据总线”经接口中的‘‘控制端口’’向外设输出的信息，用来控制外设的启动与停止，选择接口的工作方式以及把数据信息打入外设数据缓冲器的选通信号。状态信息是CPU用IN指令通过“数据总线”读入的从外设经接口中的“状态端口”输入的信息，该信息反映外设当前所处的工作状态，用来实现CPU与外设之间信息传输的“同步”。数据信息、控制信息和状态信息都是由CPU的数据总线来传送的。

2024年6月23日习题解答47/803．简述查询式数据传送的工作过程。解：查询式数据传送又称“异步传送方式”或“条件传送方式”，其工作过程如下：在实现数据传送前必须首先读取外设的当前状态，检查外设是否已经准备好进行数据传送，如果外设尚未准备就绪(通常由状态信息BUSY(忙)有效或READY(就绪)无效表示)，则CPU继续查询外设状态；如果外设已准备就绪(通常由状态信息BUSY无效或READY有效表示，则CPU可通过数据端口进行输入或输出操作，以实现同外设的数据传送。2024年6月23日习题解答48/804.简述中断传送方式的工作过程。解：采用中断方式传送数据，在硬件方面，在外设与CPU之间必须有一个具有中断控制逻辑的接口电路，用来实现数据传送的控制，也可以是一般的接口电路(无中断控制逻辑)加上一个专用的中断控制器(例如8259A可编程中断控制器)，在软件方面，必须编制一段“中断服务程序”，以完成CPU与外设之间的数据传送。在中断传送方式中，通常在一个主程序中安排好在某一时刻启动某一外设后，CPU继续执行主程序。此时．外设同时进行数据传送的准备工作。当外设完成数据传送的准备时，通过中断控制逻辑向CPU发出中断请求，在CPU可以响应中断的条件下(IF=1，在完成当前指今后)，现行主程序被“中断”，通过中断控制逻辑提供的“中断类型码”，从“中断向量表”中读入“中断向量”转去执行“中断服务程序”，在中断服务程序中完成—次CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处继续执行，并等待外设的下一次中断请求。2024年6月23日习题解答49/805．简述DMA控制器的特点及功能。解：DMA控制器是内存储器同外设之间进行高速数据传送时的硬件控制电路，是一种实现直接数据传送的专用处理器，它必须能取代在程序控制传送中由CPU和软件所完成的各项功能；它的主要功能是：(1)MAC同外设之间有一对联络信号线——外设的DMA请求信号DREQ以及DMAC向外设发出的DMA响应信号DACK；(2)DMAC在接收到DREQ后，同CPU之间也有一对联络信号线——DMAC向CPU发出总线请求信号(HOLD或BUSRQ)，CPU在当前总线周期结束后向DMAC发出总线响应信号(HLDA或BUSAK，DMAC接管对总线的控制权，进入DMA操作方式。(3)能发出地址信息，对存储器寻址，并修改地址指针，DMAC内部必须有能自动加1或减1的地址寄存器。

2024年6月23日习题解答50/80(4)能决定传送的字节数，并能判断DMA传送是否结束。DMA内部必须有能自动减1的字计数寄存器，计数结束产生终止计数信号；(5)能发出DMA结束信号，释放总线，使CPU恢复总线控制权；(6)能发出读、写控制信号，包括存储器访问信号和I／O访问信号。DMAC内部必须有时序和读写控制逻辑。2024年6月23日习题解答51/806．图习4-l为一LED接口电路，写出使8个LED管自上至下依次发亮2秒的程序，并说明该接口属于何种输入输出控制方式?为什么?解：控制程序为：MOVAL，7FHLOP：0UT10H,AL；调用延时2秒子程序RORAL，1JMPLOP该接口属无条件传送方式，CPU同LED之间无联络信号，LED总是已准备好可以接收来自CPU的信息。2024年6月23日习题解答52/807．简要说明8086中断的特点。解：8086的中断系统是一个简单而灵活的中断系统，每个中断都有一个中断类型码供CPU进行识别，并据此从中断向量表中查取中断向量，转向对应的中断服务程序。8086最多能处理256种不同的中断类型。8086的中断可以由CPU外的硬设备驱动——硬件中断(外部中断)，也可由软件中断指令启动，或内CPU自身启动(在执行指令过程中发生异常现象)——软件中断(内部中断)。2024年6月23日习题解答53/808.8086内部中断的特点是什么？

解：内部中断(软件中断)的特点是：(1)中断类型码或者由指令给出．或者是预先规定的：(2)不执行INTA*(中断应答)总线周期；(3)除单步中断外，任何内部中断都无法禁止；(4)除单步中断外，任何内部中断的优先级都比外部中断高。2024年6月23日习题解答54/809．简要说明8259A中断控制器中IRR、ISR和IMR三个寄存器的功能。解：中断请求寄存器IRR用来存放从外设来的中断请求信号IR0~IR7。中断服务寄存器ISR用来记忆正在处理的中断级别；中断屏蔽寄存器IMR用来存放CPU送来的屏蔽信号，IMR中的某一位或某几位为“1”时，对应的中断请求被屏蔽。2024年6月23日习题解答55/8010．教材中图4.5的查询方式数据采集系统中，若ADC的READY信号出02H端口D7

输出到CPU数据总线，由04H端口输出D5信息控制ADC的启动(“1”为启动)，程序应作哪些改变？解：只需改动两处：(1)第4条指令ANDAL，0EFH改为ANDAL，ODFH．(2)第10条指令SHRAL，1改为SHLAL，1。

2024年6月23日习题解答56/80第5章并行接口1．解释题(1)片选解：片选信号以CE*(或CE)表示，只有当该信号有效时才能使接口芯片进入电路工作状态，以实现数据的输入输出。片选端通常同1／O地址译码器的输出端相连。因此，片选是由指定的I/O地址选中接口芯片以使其进入电路工作状态的过程。(2)可编程解：通过编制相应的程序段，用软件来选择I／O接口芯片按不同的工作方式完成不同的接口任务；也可在工作过程中用软件对I／O接口芯片进行实时、动态操作，改变工作方式，发送操作命令、读取接口芯片的内部状态等。2024年6月23日习题解答57/80(3)联络信号解：并行接口通常要为每个数据端口提供两条控制线，一条是接口送往外设的控制线，另一条是外设送给接口的状态线，这一对信号线的有序配合，使CPU通过接口能实现同外设之间正确的数据传送。这一对保证数据同步传输的信号线称为“联络信号”或“握手信号”。(4)INTE解：8255A用于中断传送时的中断允许信号，是一个无外部引出端的位于8255A内部的中断允许触发器的状态位。通过软件对8255A中PCi的位操作来设定INTE是“0”还是“1”，以确定相应数据口能否用于中断传输，INTE=“1”，允许中断，INTE＝“0”，禁止中断。

2024年6月23日习题解答58/80(5)OBF*

解：输出缓冲器满，8255A工作于方式1输出时发出的数据选通信号。OBF*＝“0”(有效电平)时，表示CPU已将数据送到8255A的PA口或PB口，并被锁存在相应端口上。当外设向8255A返回响应信号ACK*时，OBF*被置为“1”(无效)。(6)IBF

解：输入缓冲器满，8255A工作于方式1输入时由8255A给外设的回答信号，表示外设输入的数据已写入输入缓冲器，通知外设暂不送新数。IBF内外设给8255A的选通信号STB*变低后置为“1”(有效)，由CPU的读信号RD*清为“0”。2024年6月23日习题解答59/80(7)STB*

解：选通信号。8255A工作于方式1输入时，外设给8255A的选通信号。STB*有效时，把输入数据锁存入相应的数据口(PA口或PB口)。(8)ACK*解：应答信号。8255A工作于方式1输出时，外设给8255A的响应信号。ACK*有效时，表示外设已从8255A的相应端口接收到CPU输出的数据。2024年6月23日习题解答60/802．扼要说明简单的I／O接口芯片与可编程接口芯片的异同处?解：相同处：简单的I/O接口芯片与可编程接口芯片都能实现CPU与外设之间进行数据传送的控制，都具有暂存信息的数据缓冲器或锁存器。不同处：简单的I／O接口芯片的接口功能比较单一，接口芯片在同CPU与外设的硬件连接固定后，接口电路的工作方式以及接口功能就固定了，无法用软件来改变。而可编程接口芯片是多功能接口芯片，具有多种工作方式，用户可通过编制相应的程序段，使一块通用的I／O接口芯片能按不同的工作方式完成不同功能的接口任务，也可在工作过程中，通过编程对I／O接口芯片进行实时的动态操作，改变工作方式，发送操作命令．读取接口芯片内部有关端口的状态信息等。

2024年6月23日习题解答61/803．根据接口电路的功能，简要说明I／O接口电路应包括哪些电路单元。解：接口电路必须实现如下功能：(1)实现CPU与外设之间的数据传送——数据锁存器和三态缓冲器组成的数据端口；(2)在程序查询的I/O方式中，便于CPU与接口电路或外设之间用应答方式来交换信息——控制命令寄存器和状态寄存器；(3)在中断传送的I/O方式中，必须提供各种中断控制功能——中断控制逻辑；(4)具有选择接口电路中不同端口(寄存器)的功能——地址译码器；(5)能对地址译码器选中的端口实现读写操作——读写控制逻辑。2024年6月23日习题解答62/804．扼要说明8255A工作于方式0和方式1时的区别。解：方式0可以工作于无条件传送方式，也可工作于查询传送(条件传送)方式，可由用户选择PCL和PCH中各一条线作为PA口和PB口的联络信号线，方式0不能工作于中断传送方式；方式1可以工作于查询传送方式和中断传送方式，芯片规定了PC口中6条线作为PA口和PB口同外设之间的联络信号线以及同CPU之间的中断请求线。2024年6月23日习题解答63/805．试说明8255A在方式1输入时的工作过程。(P108)解：方式1输入时的时序图如图示：当外设检查到IBF为低电平，表示输入缓冲器已空时，可向PA口或PB口输入8位数据，同时送出一个选通信号STB*，8255A的PA口或PB口数据锁存器在STB*下降沿控制下将数据锁存。8255A向外设送出高电平的IBF，表示锁存器中已有数据，通知外设暂时不要送新数。当IBF为高电平，STB*也为高电平(在选通脉冲STB*的上升沿后)，如果此时PC4＝1(INTEA=1)或PC2＝1(INTEB=1)，这时PA口或PB口会向CPU发出中断请求(INTR变为高电平)，若CPU的IF＝1，则当前指令周期结束，响应中断，在转入中断服务程序后，在中断服务程序中，执行IN指令，产生读信号RD*、在RD*信号的前沿(下降沿)清除INTR．RD*的后沿(上升沿)使IBF复位为零，表示输入缓冲器中数据已被CPU取走，通知外设可以开始下一轮数据传送。2024年6月23日习题解答64/806．试说明8255A在方式1输出时的工作过程。解：方式1输出时的时序图如图示。8255A在方式1工作时的输出过程是由CPU响应中断开始。当输出设备接收CPU上次发出的数据后，发出ACK*回答信号，使OBF*＝“1”(无效)，若8255A在该端口初始化时已“开中断”—INTE＝“1”，则8255A向CPU发出中断请求，若CPU的IF＝l，CPU在执行当前指令后响应中断，在中断服务程序中用OUT指令通过8255A向外设输出数据，发出WR*信号；WR*信号的后沿(上升沿)清除INTR中断请求信号，且使OBF*=“0“(有效)，通知外设取数；当外设接收效据后，发出ACK*回答信号，一方面使OBF*＝“1”(无效)，另一方面在ACK*信号的上升沿使INTR＝“1”(有效)，以此向CPU发出新的中断请求，开始下一轮的输出。2024年6月23日习题解答65/807．8255A用作查询式打印接口时的电路连接和打印机各信号的时序如图5—5所示，8255A的端口地址为80H一83H、工作于方式0，试编写一段程序，将数据区中变量DATA的8位数据送打印机打印，程序以RET指令结束，并写上注释。解：打印程序为：MOVAL,0BH；置STB*=10UT83H,ALPULL:I[NAL,82H；查询BUSY信号TESTAL,08HJNZPULLMOVAL,DATA；将DATA送PA口OUT80H,ALNOVAL,0AH；置STB*=0OUT83H,ALMOVAL,0BH；置STB*=1OUT83H，AL；产生负脉冲选通信号RET2024年6月23日习题解答66/808．简述16位系统中并行接口的特点。解：用两片8255A芯片来构成一个16位微机系统的输入与输出接口，一片为偶地址端口，一片为奇地址端口，偶地址端口的8255A芯片由CPU的地址线A0参与片选译码，其8位数据线同CPU的低8位数据线D0—D7相连；奇地址端口的8255A由CPU的“总线高允许BHE*”参与片选译码，其8位数据线同CPU的高8位数据线D8~D15相连。8086CPU可以对某一个8255A的各端口进行8位字节信息传送，也可以对两个8255A的对应两个端口(两个PA口，或两个PB口，或两个PC口)用一个总线周期实现偶地址字的传送。2024年6月23日习题解答67/80第6章定时器/计数器电路1．请说明8253—5各个计数通道中3个引脚信号CLK、OUT和GATE的功能解：CLK：输入信号，用于计数工作时，作为计数脉冲输入；用于定时工作时，作为定时基准脉冲输入。OUT：输出信号，用于计数工作时，指示计数满的输出信号；用于定时工作时，指示定时时间到的输出信号。GATE：输入信号，用于启动或禁止“减1计数器”的计数操作。2024年6月23日习题解答68/802.简述8253—5的方式2与方式3的工作特点。解：8253—5的方式2与方式3的工作特点是：(1)写入一次计数初值后，输出连续波形。其实质是，当减1计数器减为0时，计数初值寄存器立即将原写入的计数初值再次送入减1计数器，开始下一轮的计数。(2)减1计数器可重新写入计数值，用软件启动(此时GATE上必须为高电平)，也可由GATE引脚上低到高的跳变，用硬件触发启动。2024年6月23日习题解答69/803.简述8253—5的方式1与方式5的工作特点。解：8253—5的方式1与方式5的工作特点是：(1)输出单一波形，方式1输出n×TCLK宽度的负脉冲，方式5输出1×TCLK宽度的窄负脉；(2)只能在写入计数初值后，由GATE引脚上低到高的跳变，用硬件触发启动减1计数器。2024年6月23日习题解答70/804．8253—5在写入计数初值时，二进制计数和十进制计数有无区别?若有，有何区别?解：采用二进制计数时，如果计数初值n为8位二进制数(十进制数≤255)，则在用MOV

AL，n写入AL时，n可以写成任何进制数。如果计数初值n为16位二进制数(十进制数≤65535)，则可有两种方式写入，一种是把十进制数转换成4位十六进制数，分两次写入对应的计数通道(光低后高)；另一种是把十进制数直接写入AX，即：MOVAX,nOMOVPORT,AL;PORT为通道地址MOVAL,AHOUTPORT,AL2024年6月23日习题解答71/80采用二进制计数时，必须把计算得到的计数初佰的十进制数后加上H，变为BCD码表示形式。例如n＝50，则写为：MOVAl,50HO)UTPORT,AL如果n＝1250，则写为

MOVAL,50HOUTPORT,ALMOVAL,12HOUTPORT,AL2024年6月23日习题解答72/805．8253—5的通道0按方式3工作，时钟CLK0的频率为1MHz，要求输出方波的重复频率为40KHz，此时应如何写入计数初值。解：首先计算计数初值若采用二进制计数，则写入方式为MOVAI，25OUTPORT0,AL；PORT0为通道0的端口地址若采用十进制计数，则写入方式为MOVAL，25HOUTPORT0,AL2024年6月23日习题解答73/806．教材中图6—9的8253—5应用实例中，若通道0和1都采用二进制计数，扬声器的发声频率为500Hz，问程序应如何改动?解：由于发声频率改为500Hz，则OUT1连续输出500Hz方波5秒后停止输出。通道1的计数初值应为n1＝2.5x106／500＝5000，因采用二进制计数，若把5000化为十六进制数，则N＝1388H，据此，程序变动如下：对通道0，初始化程序中MOVAL,15H改为MOVAL,14HMOVAL,50H改为MOVAL,50对通道1，初始化程序中MOVAL,77H改为MOVAL,76HMOVAL,00H改为MOVAL,88HM0VAL,25H改为MOVAL,13H当然通道1的计数初值也可写为：MOVAX,5000OUT41H,ALMOVAL,AHMOV41H,AL;41H为通道1的端口地址2024年6月23日习题解答74/80第7章串行接口1．解释题：(1)串行通信解：串行通信是计算机与计算机之间，以及计算机与外围设备之间进行信息交换的一种方式，数据的各位按时间顺序依次通过一条传输线传送。(2)异步通信解：串行通信的一种方式，以字符为单位传送信息，字符与字符之间不一定连续传送，采用每个字符加规定的起始位以标识字符开始。“位”与“位”之间是同步的，“字符”与“字符”之间是“异步”的。(3)波特串解：衡量串行通信时数据传送速度的重要标志。定义为单位时间内传送二进制数据的位数，以位/秒(bps)为单位。1bps称为1波特。2024年6月23日习题解答75/80(4)串行异步通信的奇偶错解：UART将接收到的一个字符(包括数据位和奇偶校验位)中“1”的个数进行统计，检查其奇偶性是否符合原先的约定，若符合，奇偶错标志置“无效”，若不符合，则奇偶错标志置“有效”。(5)串行异步通信的帧错解：如果UART接收到的一帧信息不符合原先的约定，例如原先约定一帧信息由7位数据、1位奇偶校验位、2位终止位组成，那么在接收端自接收到起始位(“低电平”)后的第9位应为“高电平”(即终止位)，如果接收到的第9位为“低电平”，说明该帧信息装配中有错．称为帧错(数据格式错)。2024年6月23日习题解答76/80(6)串行异步通信的溢出错解：UART的接收器中由“接收移位寄存器”和“接收数据寄存器”来接收输入的数据，如果前一个字符在“接收数据寄存器”中还未被CPU取走，而后一字符又从“接收移位寄存器”传送到“接收数据寄存器”，势必会冲掉上一个字符，使上一个字符丢失，称为串行异步通信的“溢出错”，又称“丢失错”。

(7)RS—232C解：一种应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接口。也是一种串行通信总线标准，用于微型计算机与CRT显示终端、鼠标器等串行外设之间的连接。

2024年6月23日习题解答77/802．写出异步串行通信的字符格式。解：根据异步串行通信的特点，异步串行通信的字符格式为：(1)数据位可由5位～8位任选：(2)奇偶校验位1位(可任选)，奇校还是偶校可任选；(3)终止位(停止位)1位，1/2位，2位可任选，终止位为高电平；(4)信息传送从最低位开始，在最低位前加上1位起始位(低电平)，作为字符起始的标识。(5)一个字符与一个字符之间可以紧接相连，也可以在字符之间插入1位到几位“空闲位”(高电平)。(6)一个字符从起始位到最后一个终止位构成一帧信息。2024年6月23日习题解答78/803．说明RS—232C的电气特性。解；RS—232C的基本电气特性是规定了数据“0”和数据“1”的电平标准。十3V～十15V：数据“0”，称为“空号”、Space；控制线“接通”状态；—3V～15V：数据“1”，称为“传号”、Mark，控制线“断开状态”’2024年6月23日习题解答79/804．什么是DCE?什么是DTE?这两种设备在串行通信中的作用是什么。解：DTE—数据终端设备，在串行通信中产生二进制信息的数据源和接收信息的目的。可以是一台计算机(串行接口中的发送器和接收器以及串行外设都可以是DTE)。DCE—数据通信设备，串行通信中DTE同通信线路之间的信号匹配器，用来实现DTE同通信线路之间通信连接的建立、维持和终止，并完成信号变换与编码的设备。一般是一个调制解调器(MODEM)。采用电话线路等通信线路的远程串行通信中，DTE和DCE都是必不可少的部件。在较近距离的串行通信中，两个通信设备(两台计算机，或一台计算机，一台串行外设)可以直接连接，这时，两者都是DTE。2024年6月23日习题解答80/805．说明8251A引脚信号中RTS*、CTS*、DTR*和DSR的意义和作用。解：8251A中RTS*、CTS*、DTR*和DSR*是8251A同MODEM相连的控制信号。RTS*和DTR*是8251A送给MODEM的控制信号，CTS*和DSR*是MODEM送给8251A的状态信号。RTS*：请求发送，通知MODEM，CPU请求发送数据；DTR*：数据终端准备好，通知MODEM，CPU准备就绪；CTS*：清除发送，即允许发送，通知825lA和CPU，MODEM已做好准备，允许CPU发送数据；DSR*：数据装置(数据通信设备)准备好，MODEM已做好准备。在采用MODEM的串行通信系统中，8251A的这4条控制信号线直接同与之相连的MODEM中相应引脚相连，用来协调8251A同MODEM之间数据信息的传输。在不采用MODEM的串行通信中，两个计算机之间，或计算机与串行终端之间直接连接，这4条控制信号线将用于在通信双方直接建立同步关系。2024年6月23日习题解答81/806．什么是8251A的方式指令字和命令指令字，对二者在串行通信中的写入流程进行说明。解：“方式指令字”用来确定8251A的工作方式，是8251A能按要求的工作方式进行数据传输的必要条件，它可以用来规定：(1)是同步传送还是异步传送；(2)若是同步传送，那么是单同步还是双同步，是内同步还是外同步；(3)若是异步传送．那么异步传送的字符格式如何规定(包括数据位的位数、是否采用奇偶校验、是奇校验还是偶校验。终止位是几位等等)，以及波特率因子的约定。在“方式指令字”写入以后，要进行实际的数据传送操作，还必须写入“命令指令字”，以实时控制方式，使8251A按“方式指令字”的规定进入工作状态。然后才能用IN或OUT指令通过数据口实现串行数据的输入输出。在8251A中，只有一个控制口地址(即由CS*和C／D*＝“H”决定的地址)，因此“方式指令字”和“命令指令字”的写入必须按规定流程进行，规定：复位(开机)后，写入“方式指令字”，然后写入“命令指令字”。2024年6月23日习题解答82/807．对8251A进行初始化，要求：工作于异步方式、采用奇校验、指定2位终止位、7位ASCII字符、波特率因子为16；出错指示处于复位状态、允许发送、允许接收、数据终端就绪、不送出空白字符．内部不复位。解：首先确定“方式指令字”：因是异步方式、波特率因子为16，则D1D0＝10；字符为7位ASCII字符，长度7位．则D3D2=10;采用奇校验，则D5D4=01;

采用2位终止值，则D7D6＝11；则方式指令字为11011010B＝DAH然后确定“命令指令字”，按题意应为00010111B＝17H则初始化程序段为：(设8251A的端口地址为80H，81H)MOVAL,0DAHOUT81H,ALMOVAL,17HOUT81H,AL

2024年6月23日习题解答83/80第8章模拟接口1．解释题：(1)传感器解：将生产过程中的非电量的物理量转换成对应的电压(或电流)的模拟量的电子器件。(2)采样－保持解：一个连续变化的物理量(经传感器后的电压)要输入计算机，必须用时间上离散的数值来表示，因此必须先将一个连续的时间函数信号用一定时间间隔的离散函数来表示，这个过程称为“采样”。采样后的模拟量在送入计算机前必须经过模/数转换器，而模／数燃换需要一定时间，在转换期间，要求模拟信号保持稳定。因此，当输入信号变化速率较快时，必须在采样后采用保持电路。2024年6月23日习题解答84/80(3)量化解：设一台计算机是8位机，一个数据字只有256种代码，即00000000~11111111。采样后的数值必须转换为这256种代码，计算机才能接受并处理，每一组代码都对应一个固定的模拟电平，因为一个采样值往往不恰好是某一代码的电平值，为此选择电平最接近的代码来替代这个采样值，这个过程称为“量化”(即把模拟量用对应的数字里来表示)。模/数转换过程即“量化”过程。(4)数/模转换解：计算机处理并输出的是数字量，为了使输出信号去控制或调节生产过程，需要将数字量转换为对应的模拟量，这就是数／模转换。又称为D/A转换。(5)模/数转换解：将控制系统中经传感器，采样—保持后的模拟量转换为对应的二进制数，这就是模/数转换，又称为A/D转换。(6)编码解：模/助转换后的数字量可以用不同的代码来表示，用规定的代码来表示数字量称为编码。在模/数转换中通常采用“符号数值法”、“偏移二进制码”和“补码表示法”。2024年6月23日习题解答85/802．简述DAC0832芯片中8位输入寄存器和8位DAC寄存器的作用及工作过程。解：DAC0832采用二级缓冲输入数据方式，在DAC0832进行D／A转换时可用两种方法：(1)8位输入寄存器工作于锁存状态，8位DAC寄存器工作于缓冲状态，即使XFER*和WR2*为低电平，ILE＝高电平，CS*为低电平，当WR1*有一定负脉冲，完成一次转换。(2)8位输入寄存器工作于缓冲状态。8位DAC寄存器工作于锁存状态，即使WR1*和CS*为低电平，ILE为高电平，WR2*和XFER*输入一个负脉冲，完成一次转换。2024年6月23日习题解答86/803．简述D/A转换器芯片对输出电路的要求。解：D/A转换器芯片中，大多是电流输出，而实际应用中往往需要模拟电压，因此，在使用中必须把D/A芯片的输出电流转换成相应的输出电压，通常采用运算放大器来实现电流-电压的转换。常用的两