微机原理与接口技术全套教学课件

微机原理与接口技术全套可编辑PPT课件共10章，包括微型计算机基础知识、8086与80x86系列微处理器、8086指令系统、汇编语言程序设计、存储器、微型计算机与外设间的数据传递、微型计算机常用接口和接口芯片、A/D与D/A转换第1章

微机计算机入门目录微型计算机概述微型计算机的工作过程计算机中的数制与编码数字电路入门1.11.21.31.4CONTENTS3引子随着信息技术特别是微型计算机技术和网络技术的高速发展，计算机已经成为人类活动中必不可少的工具，它极大地改变了人们的工作、学习和生活方式，成为信息时代的主要标志。本章将通过介绍电子计算机的工作原理和发展历程，微处理器的发展历程，微机系统的组成，微型计算机的工作过程，以及计算机中的数制与编码等内容，让大家先对微型计算机有一个总体的认识。内容提要了解电子计算机的工作原理和发展历程。了解微处理器的发展历程。掌握微机系统的组成。理解微型计算机的工作过程。掌握计算机中的数制与编码。了解数字电路的基础知识。41.1微型计算机概述1.1.1电子计算机的工作原理冯·诺依曼理论要点（1）计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。（2）程序和数据以二进制代码形式不加区别地存放在存储器中，存放位置由地址确定。（3）控制器根据存放在存储器中的指令序列（程序）进行工作，并由一个程序计数器控制指令的执行。控制器具有判断能力，能根据计算结果选择不同的工作流程。1.1微型计算机概述（1）能够把需要的程序和数据送至计算机中。（2）能够长期记忆程序、数据、中间结果及最终运算结果。（3）能够完成各种算术、逻辑运算和数据传送等数据加工处理。（4）能够根据需要控制程序走向，并能根据指令控制机器的各部件协调操作。（5）能够按照要求将处理结果输出给用户。为了完成上述功能，计算机必须具备五大基本组成部件①输入数据和程序的输入设备②记忆程序和数据的存储器③完成数据加工处理的运算器④控制程序执行的控制器⑤输出处理结果的输出设备1.1微型计算机概述冯·诺依曼计算机结构示意人们将运算器和控制器等核心部件集成在一个集成电路芯片上，这便是CPU的由来。CPU是CentralProcessingUnit的缩写，又称微处理器（Microprocessor）或中央处理器。1.1微型计算机概述1.1.2电子计算机的发展历程自1946年世界上第一台现代电子计算机ENIAC诞生以来，计算机技术获得了迅猛发展。根据所用电子器件的不同，计算机的发展已历经电子管计算机晶体管计算机集成电路计算机大规模及超大规模集成电路计算机1.1微型计算机概述第一代：电子管计算机（1946－1958年）其主要特点是：硬件方面，采用电子管作为基本逻辑电路元件，主存储器采用水银延迟线存储器、磁鼓和磁芯等，外存储器则采用磁带；软件方面，只能使用机器语言和汇编语言；计算机体积庞大、功耗高、可靠性差、价格昂贵；应用以科学计算为主。第一代计算机所采用的基本技术（采用二进制、存储程序控制的方法）为现代计算机技术的发展奠定了坚实的理论基础。世界上第一台具有现代意义的应用电子管的计算机称为ENIAC。这台计算机占地面积达170m2，总重量达到30t，其运算速度达到每秒钟5000次加法，可以在3毫秒时间内做完两个10位数乘法。1.1微型计算机概述第二代：晶体管计算机（1958－1964年）其主要特点是：硬件方面，采用晶体管作为基本逻辑电路元件，主存储器主要采用磁芯，外存储器开始采用磁盘；软件有了很大发展，出现了各种各样的高级语言及其编译程序，还出现了以批处理为主的操作系统；计算机的体积大大缩小，耗电减少，可靠性提高，性能比第一代计算机有很大的提升；应用以科学计算和各种事务处理为主，并开始用于工业控制。美国贝尔实验室使用800只晶体管组装了世界上第一台晶体管计算机TRADIC。1.1微型计算机概述美国IBM公司推出了世界上第一台采用集成电路的IBM360型计算机。第三代：集成电路计算机（1964－1971年）其主要特点是：硬件方面，计算机主要逻辑部件采用中、小规模集成电路，主存储器开始采用半导体存储器；软件方面，对计算机程序设计语言进行了标准化，并提出了结构化程序设计思想；计算机的体积进一步减小，运算速度、运算精度、存储容量及可靠性等主要性能指标大大改善。此外，在产品的系列化、计算机系统之间的通信方面都有了较大发展，计算机的应用领域不断拓宽，普及程度逐渐提高。1.1微型计算机概述第四代：大规模及超大规模集成电路计算机（1971年至今）其主要特点是：硬件方面，计算机逻辑部件由大规模和超大规模集成电路组成，主存储器采用半导体存储器，计算机外围设备多样化、系列化；软件方面，实现了软件固化技术，出现了面向对象的计算机程序设计思想，并广泛采用了数据库技术、计算机网络技术。在第四代计算机发展过程中，最重要的成就之一表现在微处理器的体积不断减小、集成度不断提高、运算速度越来越快。例如，我国目前开发的一款微处理器的运算速度已高达每秒5120亿次。1.1微型计算机概述1.1.3微处理器的发展历程微型计算机是第四代计算机向微型化方向发展的产物，简称微型机或微机，它以大规模、超大规模集成电路为主要部件，以微处理器为核心，并配以存储器、总线、输入输出（I/O）接口及设备等。微型计算机的发展以微处理器的发展为主要标志。1971年，美国Intel公司研制出世界上第一款4位微处理器芯片Intel4004，世界上第一台4位微型计算机MCS-4也随之诞生，从而开创了微型计算机发展的新时代。1.1微型计算机概述第一代微处理器（1971－1972年）第二代微处理器（1973－1977年）第三代微处理器（1978－1984年）第四代微处理器（1985－1991年）第五代微处理器（1992年至今）1.1微型计算机概述1.1.4微机系统的组成1.1微型计算机概述1硬件系统硬件系统主要由CPU、存储器、输入输出（I/O）接口、总线接口、输入输出设备等几部分组成。硬件是构成计算机的实际物理设备。显示器鼠标键盘主机音箱打印机1.1微型计算机概述所有微机系统都采用了总线结构，各组成部分之间通过总线连接。总线是各种功能部件（CPU、存储器、I/O接口等）之间信息传递的公共通道，它物理上是一组信号线的集合，可以是带状的扁平电缆线，也可以是印制电路板上的一层极薄的金属连线。（1）地址总线（AddressBus，AB）用于传送存储器（RAM或ROM）、I/O接口的地址信息。地址总线是单向总线，信息方向是从CPU发往其他设备。（2）数据总线（DataBus，DB）用于传送操作指令或数据。数据总线是双向总线，数据既可以发向CPU，也可以从CPU发出。（3）控制总线（ControlBus，CB）用于传送各种控制信号。控制总线中的每一根线都是单向的（有从CPU发出的，也有发向CPU的），但它作为一个整体是双向总线（有进有出）。1.1微型计算机概述此处只是一个微机结构简图，实际微机系统要复杂得多。例如，CPU除了提供外部三总线外，其内部还有一系列的总线。微机的三总线结构应用软件是指为解决某个具体领域中的各种实际问题而编制的程序，具有很强的实用性和专用性。常见的应用软件有办公软件、图像处理软件、辅助设计软件等。系统软件是指控制、管理和维护计算机的各种资源，使计算机能够正常工作的一类软件。常见的系统软件有操作系统、语言处理程序、数据库管理系统和各种服务程序等。1.1微型计算机概述2软件系统系统软件软件系统应用软件1.2微型计算机的工作过程1.2.1计算机指令的基本概念微型计算机的工作过程本质上就是执行程序的过程。用计算机解决某一具体问题的程序，实际上是由若干条计算机能识别并能执行的基本操作命令按照一定的顺序排列组成的。计算机能识别并执行的每条基本操作命令称为一条指令，每条指令都规定了计算机执行的一种基本操作。例如，从内存中读取一个数据、将两个数据相加等，这里的每个动作都对应一条指令。一串二进制代码一条计算机指令（1）操作码：指出计算机所要执行的

基本操作。（2）操作数：指明参与操作的对象。1.2微型计算机的工作过程1.2.2微型计算机的工作过程结束程序执行指令分析指令取指令（1）取指令。CPU发出读命令，将程序计数器（ProgramCounter，PC）所指向的指令的地址存入地址寄存器（AddressRegister，AR），PC自动增加，为读取下一条指令做准备。存储器收到命令后，取出要执行的指令并送到指令寄存器（InstructionRegister，IR）中暂存。（2）分析指令（或称指令译码）。将保存在指令寄存器IR中的指令送到指令译码器（InstructionDecoder，ID），译出该指令对应的微操作信号，控制各个部件的操作。其中，如果指令需要取操作数，CPU将发出取数据命令，到存储器中取出所需的操作数。1.2微型计算机的工作过程结束程序执行指令分析指令取指令（3）执行指令。根据指令译码，向各个部件发出相应的控制信号，完成指令规定的各种操作。其中，如果需要保存计算结果，则将结果保存到指定的存储器单元中。通常，将完成一条指令所需的时间称为指令周期。一个指令周期往往包括一个或多个总线周期，总线周期是指CPU对总线进行一次典型操作的时间。一个总线周期又包含多个时钟周期。时钟周期是计算机中最小的时间单位，是由系统时钟确定的。1.2微型计算机的工作过程实训1-2计算机指令的执行过程假定让计算机计算“1FH＋4DH＝?”，虽然这是一个相当简单的加法运算，但是计算机却无法理解。人们必须要先编写一段程序，以计算机能够理解的语言告诉它如何一步一步地去做。“1FH”和“4DH”中的最后一个“H”表明这两个数值均为十六进制数，它们对应的二进制数分别为00011111和01001101。1.3计算机中的数制与编码1.3.1计算机中的数制1数制的概念数制是人们按进位的原则进行计数的一种科学方法。在日常生活中，经常要用到数制，除了最常见的十进制计数法，有时也采用别的进制来计数。一种计数制所使用的数字符号的个数称为基数，某个固定位置上的计数单位称为位权。同一数字符号处在不同位置上所代表的值是不同的，它所代表的实际值等于数字本身的值乘以所在位置上的位权。例如，十进制数345中的数字3在百位上，表示位权为100，故此时的3表示的是300。又如，十进制数123.45用位权可以表示为(123.45)10＝1×102＋2×101＋3×100＋4×10-1＋5×10-2那么，一个R进制数，它所用的数字符号就有R个，它的基数为R，用Rk表示第k位的位权，则R进制数“anan-1…a2a1a0

.

b1b2…bm”可以表示为an×Rn＋an-1×Rn-1＋…＋a2×R2＋a1×R1＋a0×R0＋b1×R-1＋…＋bm×R-m2常用数制介绍在计算机中，所有信息（包括数值、字符、汉字、计算机指令等）的存储、处理与传送都是采用二进制的形式。二进制数中只有0和1两个数字符号，利用二进制数进行操作和运算比较符合机器的特点，它运算简单、可靠性高、易于实现，但是阅读和书写比较复杂。1.3计算机中的数制与编码除了二进制，为了表示方便，还经常使用十进制、八进制和十六进制。常用数制的特点、基数、位权及数字符号为了区别不同数制的数据，通常在数字后面加一个英文字母（十进制用D，二进制用B，八进制用O或Q，十六进制用H）作为后缀，例如123D，10110010B，27O，3FH。此外，也可以使用下标进行标注，如(123)10，(10110010)2，(27)8，(3F)16。1.3计算机中的数制与编码1.3.2数制之间的转换1非十进制数转换成十进制数二进制数、八进制数和十六进制数转换成十进制数非常简单，方法是：按位权展开后求和。将非十进制数(1011.11)2，(154.01)8和(1CB.D)16转换成十进制数。(1011.11)2＝1×23＋0×22＋1×21＋1×20＋1×2-1＋1×2-2＝(11.75)10(154.01)8＝1×82＋5×81＋4×80＋0×8-1＋1×8-2＝(108.015625)10(1CB.D)16＝1×162＋12×161＋11×160＋13×16-1＝(459.8125)10例1-11.3计算机中的数制与编码2十进制数转换成非十进制数十进制数转换成二进制数、八进制数和十六进制数时，需要将整数部分和小数部分各自进行转换，然后把转换的结果合在一起。（1）整数部分的转换。整数部分的转换采用“除基取余法”，方法是：将十进制数的整数部分反复除以基数R，将每次得到的商作为被除数，并取得相应的余数，直到商为0。将每次得到的余数按逆序排列，即为转换后的R进制整数。（2）小数部分的转换。小数部分的转换采用“乘基取整法”，方法是：将十进制数的小数部分反复乘以基数R，将每次乘积的小数部分作为被乘数，并取得相应的整数部分，直到乘积的小数部分为0。将每次得到的整数部分顺序排列在小数点后，即为转换后的R进制小数。1.3计算机中的数制与编码将(69.625)10分别转换成二进制数、八进制数和十六进制数。①转换成二进制数整数部分：

小数部分：所以，(69.625)10＝(1000101.101)2。例1-21.3计算机中的数制与编码②转换成八进制数③转换成十六进制数1.3计算机中的数制与编码3二进制数与八进制数、十六进制数之间的转换二进制、八进制、十六进制之间存在特殊的关系：1位八进制数对应3位二进制数，1位十六进制数对应4位二进制数，因此转换比较容易。1.3计算机中的数制与编码（1）二进制数转换成八进制数。二进制数转换成八进制数的方法是：从小数点开始向左、右两边每3位并为一组，对应1位八进制数，不足3位时补0即可。（2）二进制数转换成十六进制数。二进制数转换成十六进制数的方法是：从小数点开始向左、右两边每4位并为一组，对应1位十六进制数，不足4位时补0即可。将(1101101.0101)2分别转换成八进制数和十六进制数。例1-3将(207.54)8和(E4.2A)16转换成二进制数。例1-41.3计算机中的数制与编码1.3.3数值在计算机中的表示计算机中的数是用二进制来表示的，但数有正数和负数之分，数的符号在计算机中也是用二进制表示的。一般用0来表示正号，用1来表示负号，而小数点不占位数。这种将符号数字化了的数称为机器数，而这个数的本身称为真值。1定点数定点数是指小数点位置固定不变的数。根据小数点的位置不同，定点数又分为定点整数和定点小数。1.3计算机中的数制与编码定点整数规定小数点的位置固定在数据的最低位之后，但不占一个二进制位。那么，符号位的右边表示的是一个整数值。（1）定点整数。定点整数的表示形式例如，用8位二进制定点整数表示(－50)10，应为：(－50)10＝(10110010)21.3计算机中的数制与编码定点小数规定小数点的位置固定在符号位之后，但不占一个二进制位。那么，符号位的右边表示的是一个纯小数。（2）定点小数例如，用8位二进制定点整数表示(－0.6875)10，应为：(－0.6875)10＝(11011000)2定点小数的表示形式1.3计算机中的数制与编码2浮点数浮点数是指小数点的位置不固定的数。对于既有整数部分又有小数部分的数，一般用浮点数表示。任意一个二进制数N都可以表示成如下形式：N＝2P×S其中，P是一个整数，表示小数点的位置，称为阶码；S是一个纯小数，表示数N的全部有效数字，称为尾数。例如，(0.0011001)2＝2-10×0.11001，其中阶码P＝(－10)2，尾数S＝(0.11001)2。1.3计算机中的数制与编码3带符号数的表示方法（1）原码原码表示法是一种最简单的机器数表示方法，其规则如下：①正数：最高位为0，其余各位为数值本身。②负数：最高位为1，其余各位为数值本身。（2）反码反码表示法的规则如下：①正数：最高位为0，数值部分保持不变。②负数：最高位为1，数值部分各位取反。（3）补码补码表示法的规则如下：①正数：最高位为0，数值部分保持不变。②负数：最高位为1，数值部分各位取反后，末位加1，即其反码的末位加1。已知X＝(40)10，Y＝(－33)10，求它们的原码、反码和补码。例1-51.3计算机中的数制与编码已知二进制数X＝－0001110，Y＝＋0111000，使用补码求X－Y的值。[X]补＝11110010，[Y]补＝00111000，[－Y]补＝11001000超出存储位，舍弃不要1111001011001000＋)110111010－14－56－70十进制数4补码的运算在计算机中，带符号数一般采用补码的形式进行运算。二进制补码的运算规则如下：[X＋Y]补＝[X]补＋[Y]补，[X－Y]补＝[X]补－[Y]补＝[X]补＋[－Y]补例1-6因此，[X－Y]补＝[X]补＋[－Y]补＝10111010，X－Y＝－1000110＝(－70)10。显然，这个结果是正确的。另外，由于8位二进制补码能表示的数值范围是－128～＋127，因此当运算结果超出机器数所能表示的数值范围时，将会产生溢出而使结果错误。1.3计算机中的数制与编码已知二进制数X＝＋100011，Y＝＋1011110，使用补码求X＋Y的值。[X]补＝00100011，[Y]补＝010111100010001101011110＋)10000001＋35＋94－127十进制数例1-7因此，[X＋Y]补＝[X]补＋[Y]补＝10000001，X＋Y＝－1111111＝(－127)10。两个正数相加的结果却为负数，显然这个结果是错误的。正确的求和结果应该为＋129，由于它超出了8位二进制补码所能表示的数值范围，因而产生溢出，使结果出错。1.3计算机中的数制与编码1.3.4二进制编码由于计算机只能直接识别和处理二进制数，因此输入的信息如数字、字母、符号、汉字、图像等，都要转化成由若干位0和1组合的特定二进制代码来表示，这就是二进制编码。1BCD码如果用4位二进制码的组合来表示1位十进制数，那么按照这种方法就可以对任意十进制数进行编码。这种二进制编码的十进制数称为BCD码。其中最常用的是8421BCD码，即从高到低4位二进制数的权值分别是8，4，2，1。1.3计算机中的数制与编码将十进制数79.5用BCD码表示。方法非常简单，只要将十进制数的每1位替换成对应的4位二进制码即可。(79.5)10＝(01111001.0101)BCD例1-82字符编码国际上普遍采用的字符编码方法是美国标准信息交换码，即ASCII码。具体编码方法是：每一个字符对应一个7位的二进制代码，用一个字节的低7位来表示字符编码，最高位补0或用作奇偶校验位。使用ASCII码最多可表示128种字符，包括32个标点符号、10个阿拉伯数字、52个英文大小写字母、34个控制符号。1.3计算机中的数制与编码3汉字编码为了使计算机能够处理汉字信息，就需要对汉字进行编码。汉字编码的类型包括交换码（国标码）、输入码（机外码）、机内码（存储码）、输出码（字形码）等。我国于1981年公布的《信息交换用汉字编码字符集－基本集》（GB2312－1980）是中华人民共和国国家汉字信息交换用编码。该编码标准共收录汉字6763个，其中一级汉字3755个，二级汉字3008个，另外还收录了682个非汉字图形字符。1.3计算机中的数制与编码1.4数字电路入门1.4.1逻辑门电路用以实现基本逻辑运算和复合逻辑运算的电路称为逻辑门电路，它是组成数字电路的基本单元。其输入、输出信号反映在电路上是高电平和低电平两种状态，分别用1和0两个逻辑值来表示。基本的逻辑门有与门、或门、非门，这些基本的逻辑门可以组合使用，实现更为复杂的逻辑门电路，常见的有与非门、或非门、异或门等。1与门（a）

（b）

与门的逻辑符号（a）通用符号（b）国标符号与门的真值表实现“与”逻辑运算的门电路称为与门。设A，B是两个输入端，Y是输出端，只有当输入端A，B全为1时，Y端才输出1；否则Y端输出均为0。与门的逻辑表达式为2或门实现“或”逻辑运算的门电路称为或门。设A，B是两个输入端，Y是输出端，输入端A，B只要有一个为1，Y端就输出1；只有输入端A，B全为0时，Y端才输出0。或门的逻辑表达式为：。（a）

（b）或门的逻辑符号（a）通用符号（b）国标符号或门的真值表1.4数字电路入门3非门实现“非”逻辑运算的门电路称为非门。设A是输入端，Y是输出端，其输出与输入恒为相反状态。非门的逻辑表达式为：。（a）

（b）非门的逻辑符号（a）通用符号（b）国标符号非门的真值表1.4数字电路入门4与非门与门和非门可以组合成为与非门。设A，B是两个输入端，Y是输出端，输入端A，B全为1时，则Y端输出为0；只要有一个输入端为0，则Y端输出为1。与非门的逻辑表达式为：。（a）（b）与非门的逻辑符号（a）通用符号（b）国标符号与非门的真值表1.4数字电路入门5或非门或门和非门可以组合成为或非门。设A，B是两个输入端，Y是输出端，输入端A，B全为0时，则Y端输出为1；只要有一个输入端为1，则Y端输出为0。或非门的逻辑表达式为：。（a）（b）异或门的逻辑符号（a）通用符号（b）国标符号异或门的真值表1.4数字电路入门6异或门（a）（b）或非门的逻辑符号（a）通用符号（b）国标符号或非门的真值表两个非门、两个与门和一个或门可以组合成为异或门。设A，B是两个输入端，Y是输出端，输入端A，B相同时，则Y端输出为0；输入端A，B相异时，则Y端输出为1。异或门的逻辑表达式为：。1.4数字电路入门1.4.2传送门电路1三态门三态门是指逻辑门的输出端除具有高电平和低电平两种状态外，还具有第三种状态——高阻状态（相当于开路状态）的门电路。（a）

（b）三态门的逻辑符号（a）通用符号（b）国标符号图中，端为控制端，又称使能端，用来控制门电路的通断。当端为低电平时，三态门处于工作状态，按照逻辑门电路工作；当端为高电平时，三态门处于高阻状态。三态门的真值表1.4数字电路入门2单向数据传送门将若干三态门并列排列，并将它们的使能端连接在一起，就构成了一个单向数据传送门。单向数据传送门左图所示是一个4位的单向数据传送门。当门控制端G为高电平时，各三态门的使能端为低电平，输入端A3～A0的4位数据将分别传送到输出端Y3～Y0；当门控制端G为低电平时，各三态门的使能端为高电平，输出端Y3～Y0变成高阻状态。单向数据传送门的功能表1.4数字电路入门3双向数据传送门左图所示是一个双向4位数据传送门。当门控制端G为高电平、DS为低电平时，AB方向的门电路被打开，A3～A0端的数据将传送到B3～B0端；当门控制端G为高电平、DS为高电平时，BA方向的门电路被打开，B3～B0端的数据将传送到A3～A0端；当门控制端G为低电平时，各三态门的使能端为高电平，A3～A0端和B3～B0端均为高阻状态。双向数据传送门双向数据传送门的功能表1.4数字电路入门1.4.3译码器译码器是一种组合逻辑电路，它可以将一组二进制编码信号转换成一个逻辑输出信号。译码器一般分为变量译码器和显示译码器。其中，变量译码器用于译出输入变量的状态；显示译码器主要用于实现二进制到其他进制或特定编码的转换。二进制译码器是一种将n个输入转换为2n个输出的组合逻辑电路。2n个输出中只有一个为1，其余均为0。常见的二进制译码器有：2线－4线译码器3线－8线译码器4线－16线译码器1.4数字电路入门2线－4线译码器2线－4线译码器的真值表1.4数字电路入门1.4.4触发器触发器是一种具有记忆功能的逻辑电路，它能存储一位二进制数码或一个逻辑状态信号，是构成寄存器、计数器、脉冲信号发生器、存储器等时序逻辑电路的基本单元电路。触发器具有两个稳定状态（用二进制代码0和1表示），在外信号作用下，这两个稳定状态可以实现相互转换。基本RS触发器同步触发器按照电路结构电平触发器边沿触发器主从触发器按照触发方式RS触发器D触发器JK触发器按照逻辑功能1.4数字电路入门1基本RS触发器基本RS触发器可以记忆一位二进制数据，它是构成各种功能触发器的基本模块。（a）

（b）基本RS触发器（a）逻辑图（b）逻辑符号左图所示是由两个与非门构成的基本RS触发器的逻辑图和逻辑符号。其中，和是两个输入端，分别称为复位端（Reset）和置位端（Set）；Q和是输出端。1.4数字电路入门基本RS触发器有两种稳定状态：“0”状态时，输出端，，称为复位状态；“1”状态时，输出端，，称为置位状态。基本RS触发器的功能表1.4数字电路入门2维持阻塞型边沿D触发器该触发器由6个与非门组成，其中，G1和G2构成基本RS触发器，G3和G4组成时钟控制电路，G5和G6组成数据输入电路。CP是时钟脉冲控制端，D是信号输入端，和分别是复位端和置位端，低电平有效。分析电路原理时，设和均为高电平，不影响电路的工作。（a）

（b）

维持阻塞型边沿D触发器

（a）逻辑图（b）逻辑符号1.4数字电路入门（1）CP=0

时，与非门G3和G4封锁，其输出为1，触发器的状态不变。同时，由于G3至G5和G4至G6的反馈信号将G5和G6这两个门打开，因此可接收输入信号D，使

，

。（2）当CP由0变1时，门G3和G4打开，它们的输出Q3和Q4的状态由G5和G6的输出状态决定：

，

由基本RS触发器的逻辑功能可知，

。（3）触发器翻转后，在

CP=1时输入信号被封锁。G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0。1.4数字电路入门①当

D=0时，触发器翻转后，

经G4输出至G6输入的反馈线将G6封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。②当

D=0时，触发器翻转后，

反馈到G4和G5的输入端将其封锁，D端通往基本RS触发器的路径也被封锁；G3输出端至G5反馈线起到使触发器维持在1状态的作用，称作置1维持线；G3输出端至G4输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线。因此，该触发器称为维持阻塞型D触发器。1.4数字电路入门维持阻塞型D触发器在CP脉冲的上升沿产生状态变化，触发器的状态取决于CP脉冲上升沿前D端的信号；在上升沿后，输入D端的信号变化不会影响触发器的输出状态，触发器保持上升沿到达时的D信号状态。如在CP脉冲的上升沿到来前

，则在CP脉冲的上升沿到来后触发器置0；如在CP脉冲的上升沿到来前

，则在CP脉冲的上升沿到来后触发器置1。维持阻塞型D触发器的功能表1.4数字电路入门1.4.5寄存器和锁存器寄存器是能够存储一组二进制代码的时序逻辑电路，它由若干触发器构成。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器需用n个触发器构成（将n个触发器的时钟输入端连接起来）。锁存器是由若干钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。它将n个钟控D触发器的时钟输入端CP连接在一起，用一个公共信号来控制。4位锁存器上图所示是一个4位锁存器。锁存器的数据有效迟后于时钟信号有效，这意味着时钟信号先到，数据信号后到。在某些运算器电路中，有时采用锁存器作为数据暂存器。1.4数字电路入门提示寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端的变化而变化，只有当锁存信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。寄存器和锁存器具有不同的应用场合。若输入的有效数据稳定滞后于触发信号，则采用锁存器；若输入的有效数据稳定提前于触发信号，则采用寄存器。1.4数字电路入门微机原理与接口技术第2章8086与80x86系列微处理器目录8086微处理器概览8086系统构成8086总线时序新型微处理器与新型主板简介2.12.22.32.4CONTENTS65微型计算机常用系统总线简介2.5引子微处理器是组成微型计算机系统的核心部件，8086CPU开启了80x86系列微处理器的新时代。本章将主要围绕8086CPU，对其硬件结构和功能、系统总线的构成和总线周期、总线时序进行系统讲解，并对新型微处理器和主板及常用系统总线进行简单介绍。内容提要掌握8086CPU的引脚定义、内部结构和功能。掌握CPU对内存、I/O端口的管理方法。掌握微机系统的组成。掌握8086两种模式下的系统构成。了解总线周期的基本概念及典型的总线操作时序。简要了解新型微处理器和主板。简要了解微型计算机常用系统总线。2.18086微处理器概览2.1.1引脚定义与功能从外部看，8086CPU具有40条引脚，采用双列直插式的封装形式。8086CPU引脚图其中，受引脚数量的限制，8086CPU采用了分时复用地址/数据总线和地址/状态总线。所谓分时复用，是指在不同的时钟周期，用相同的引脚输出不同的信号。2.18086微处理器概览1地址/数据总线AD15～AD0为双向、三态地址/数据总线，这16条引脚采用分时复用方式，具有传送地址信息和传送数据信息的双重功能，两个过程分开进行。在读写操作总线周期的T1状态作为地址总线使用，用来输出要访问存储单元或I/O端口的低16位地址A15～A0；在总线周期的其他T状态作为双向数据总线使用，用来传送与存储器或I/O设备交换所需要的16位数据D15～D0。CPU通过总线对存储器或I/O端口进行一次访问的过程称为一个总线周期。一个总线周期包括4个时钟周期，即T1，T2，T3和T4四个状态。8086CPU引脚图此外，通过将接高电平或地，可使CPU工作在最小模式或最大模式下。最小模式是单机系统，系统中所需的控制信号全部由8086CPU本身直接产生；而最大模式可以构成多处理机系统，系统所需的控制信号由总线控制器提供。在不同模式下，8086CPU的第24～31引脚的定义是不同的。提示8088是与8086同时代的微处理器，都属于第三代CPU，它们具有完全相同的指令系统。在硬件结构上，8088与存储器、I/O接口进行数据传输的外部数据总线宽度为8位，而8086的数据总线宽度为16位。除此之外，二者几乎没有什么差别，为其中一个CPU编写的程序不需要任何修改就能在另一个CPU上运行。8086/8088都具有40根外部引线，可以在单一5V电压下运行。由于这两种CPU的差异很小，所以本书以8086CPU为例进行介绍。2.18086微处理器概览2.18086微处理器概览2地址/状态总线A19/S6，A18/S5，A17/S4和A16/S3为三态地址/状态总线，采用分时复用方式，具有传送地址信息和传送状态信息的双重功能，两个过程分开进行。在读写操作总线周期的T1状态用来输出高4位地址A19～A16（I/O端口输入输出操作时不用，全为低电平）；在总线周期的其他T状态用来输出状态信息。（1）S6：指示CPU当前是否连在总线上。S6＝0表示CPU当前连在总线上。（2）S5：指示标志位寄存器中的中断允许标志IF的当前状态。S5＝1表示当前允许可屏蔽中断请求；S5＝0表示禁止一切可屏蔽中断。（3）S4和S3：指示当前正在使用的段寄存器。2.18086微处理器概览S4和S3组合对应的状态3控制总线（1）：三态输出，采用分时复用方式。在总线周期的T1状态，输出信号，表示使用高8位数据线AD15～AD8；否则，只使用低8位数据线AD7～AD0。在总线的其他T状态输出状态信息。和A0组合对应的状态2.18086微处理器概览（2）工作方式控制信号，输入。接高电平表示CPU工作于最小模式，接地表示CPU工作于最大模式。（3）读信号，三态输出，低电平有效。该信号为低电平时表示当前CPU正在对存储器或I/O端口进行读操作。而具体是对存储器还是对I/O端口读取数据，取决于信号。（4）测试信号，输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对进行一次测试。该信号为高电平时，则CPU处于等待状态；变为低电平时，等待状态结束，继续执行被暂停的指令。2.18086微处理器概览（5）准备就绪信号，输入，来自被访问存储器或I/O端口的响应信号，高电平有效。该信号为高电平时表示要访问的存储器或I/O端口准备就绪，将在下一个时钟周期内完成数据传送；否则，表示存储器或I/O端口未准备就绪，将插入一个或多个等待周期，直到READY为高电平为止。（6）复位信号，输入，高电平有效。该信号为高电平时，至少要保持4个时钟周期，CPU将停止当前的操作，将标志寄存器及IP，DS，ES和SS清零，将指令队列清空，并将段寄存器CS置为0FFFFH。因此该信号结束后，CPU从地址为0FFFFH处开始执行程序。（7）可屏蔽中断请求信号，输入，高电平有效。该信号为高电平时表示外设发出了中断请求，CPU在每条指令的最后一个T状态去采样此信号。若中断允许标志IF＝1则响应中断，转去执行中断服务程序；否则，CPU继续执行下一条指令。2.18086微处理器概览（8）不可屏蔽中断请求信号，输入，上升沿触发，不受IF状态的影响，也不能用软件屏蔽。当该信号有效时，则执行完当前指令后立即响应中断。NMI是一种比INTR高级的中断请求。（9）时钟信号，输入，为8086CPU提供主时钟信号。要求时钟周期的高电平、低电平之比为1∶2。8086可以使用的时钟频率因不同的芯片而不同，其中8086-1为10MHz，8086-2为8MHz。（10）电源引脚VCC接高电平（＋5V±0.5V），两个GND引脚均接地。2.18086微处理器概览4最小模式下的引脚信号（24～31）中断响应信号，输出，低电平有效。该信号从T2开始有效，表示CPU响应了外部发来的INTR信号。在中断响应总线周期，它可作为选通信号。ALE地址锁存信号，输出，用来将地址/数据、地址/状态总线上的地址信号锁存到地址锁存器中，高电平有效。当该信号为高电平时，利用它的下降沿将地址锁存在地址锁存器中。数据允许信号，三态输出，低电平有效。该信号为低电平时表示允许输出数据。最小模式下用作数据收发器的选通信号。数据收发信号，三态输出，控制数据的传送方向。该信号为高电平时表示发送数据；低电平时表示接收数据。2.18086微处理器概览三态输出，用来区分是存储器访问还是I/O访问。该信号为高电平时表示存储器访问；低电平时表示I/O访问。写信号，三态输出，低电平有效。该信号为低电平时表示CPU正在执行写操作。此外，至于是存储器写还是I/O写，取决于M/。HOLD总线请求信号，输入，用来向CPU请求总线使用权，高电平有效。HLDA总线响应信号，输出，是对总线请求信号的响应，高电平有效。当CPU同意让出总线使用权时发出该信号。2.18086微处理器概览5最大模式下的引脚信号（24～31）QS1和QS0指令队列状态信号，输出，用来反映指令队列当前的状态QS1和QS0组合对应的含义2.18086微处理器概览,,总线周期状态信号，三态输出，在总线周期的T4，T1和T2状态期间有效，,,组合对应的含义2.18086微处理器概览总线锁定信号，三态输出，低电平有效。该信号为低电平时，总线被锁定，外部的总线主控设备不能占用总线。在指令的前面加前缀LOCK，就会产生

信号，直到这条指令结束为止。总线请求输入/允许输出信号，双向，三态，用来供外部主控设备请求并得到总线控制权，低电平有效。当该信号为输入时，表示其他主控者向CPU请求使用总线；为输出时，表示CPU对总线请求的响应信号。2.18086微处理器概览2.1.2内部结构与功能8086CPU按功能可分为两大部分：总线接口单元（BIU）和执行单元（EU）。8086CPU的功能结构图2.18086微处理器概览BIU负责取指令，EU负责执行指令，两个部分的操作是独立进行的，也就是说，EU在执行指令的同时，BIU在读取下面要执行的指令。这样，CPU执行完一条指令就可以立即执行下一条指令，从而大大减少了CPU等待取指令的时间。这种流水线技术一方面提高了系统的运行速度；另一方面降低了对存储器的存取速度的要求。8086CPU取指令与执行指令的并行执行过程2.18086微处理器概览1总线接口单元（BIU）总线接口单元是8086CPU同存储器和I/O设备间的接口部件，提供了16位双向数据总线和20位地址总线，负责执行所有对外部总线的操作。01负责从内存单元中取出指令并送到指令队列中，等待EU去执行。02负责从指定内存单元或I/O端口中取数据送给EU去执行，或者将EU的操作结果送到指定的内存单元或I/O端口中。2.18086微处理器概览BIU由以下几部分组成：段寄存器4个16位段寄存器，分别是16位代码段寄存器CS、16位数据段寄存器DS、16位附加段寄存器ES和16位堆栈段寄存器SS。指令指针寄存器IP16位指令指针寄存器IP的功能类似于程序计数器PC，用来存放下一条要取出的指令的偏移地址。它只有与代码段寄存器CS配合，才能得到指令所在内存单元的20位物理地址。地址加法器地址加法器专门用来完成由逻辑地址到物理地址的变换。实际上是进行一次地址加法，由两个16位的逻辑地址生成一个20位的物理地址。2.18086微处理器概览指令队列缓冲器在执行单元执行指令的同时，BIU自动从内存中读取下一条或几条要执行的指令，将取来的指令依次送入指令队列缓冲器，依据“先进先出”的原则，等待EU顺序执行每一条指令。如果EU执行转移指令，则要清除指令队列缓冲器，重新取得指令送到EU去执行，再从新地址开始的指令序列中取指令存满指令队列缓冲器。总线控制电路总线控制电路将8086CPU的内部总线和外部总线相连，包括数据总线、地址总线和控制总线，用于实现CPU与内存单元或I/O端口之间的信息交换。2.18086微处理器概览2执行单元（EU）EU的主要功能如下：（1）从BIU的指令队列中获取指令。（2）对指令代码进行译码，发出各种控制信号。（3）进行算术/逻辑运算。（4）生成16位偏移地址，即计算出指令中操作数所在内存单元的16位偏移地址。（5）将数据传送到BIU，或者接收BIU传送来的数据。2.18086微处理器概览①数据寄存器4个16位数据寄存器AX，BX，CX和DX，主要用于存放运算过程中的数据或地址。4个16位数据寄存器也可以作为8个8位数据寄存器使用，其中AH，BH，CH和DH用于存放高字节，AL，BL，CL和DL用于存放低字节。提示AX：累加器，许多指令都通过累加器来执行，使用最为频繁。BX：基址寄存器，常在计算存储器地址时使用。CX：计数寄存器，在字符串和循环操作时作为计数器。DX：数据寄存器，在某些I/O操作中可用来存放I/O端口地址。2.18086微处理器概览②指针寄存器两个16位指针SP和BP，与堆栈段寄存器SS配合使用，用于存放当前堆栈段中某个单元的偏移量。提示SP：堆栈指针寄存器，用来指示堆栈段中当前栈顶的偏移地址。当进行入栈和出栈操作时，SP自动增减以指向新的栈顶。BP：基址指针寄存器，用来指示堆栈段中的基址偏移量。2.18086微处理器概览③变址寄存器两个16位变址寄存器SI和DI，与数据段寄存器DS配合使用，用于存放当前数据段中某个单元的偏移量。提示SI：源变址寄存器，在字符串操作中用来存放源操作数的地址偏移量。DI：目的变址寄存器，在字符串操作中用来存放目的操作数的地址偏移量，也可与附加段寄存器ES配合使用。2.18086微处理器概览④算术逻辑单元（ALU）16位运算器，用于进行算术、逻辑运算，也可以按指令计算操作数在内存单元中的偏移地址。⑤标志位寄存器（FR）16位标志位寄存器FR，共有9个标志位。其中6个是状态标志位，3个是控制标志位，用于反映CPU运行过程中的某些状态特征。标志位寄存器2.18086微处理器概览提示（1）状态标志位用来反映执行指令后运算结果的特征，具体如下。CF：进位标志，如果运算结果的最高位产生进位或借位，则CF＝1；否则CF＝0。PF：奇偶标志，如果运算结果的低8位中含有1的个数为偶数，则PF＝1；否则PF＝0。AF：辅助进位标志，如果运算结果的低4位向高4位产生进位或借位，则AF＝1；否则AF＝0。ZF：零标志，如果运算结果为零，则ZF＝1；否则ZF＝0。SF：符号标志，如果运算结果为负，则SF＝1；否则SF＝0。OF：溢出标志，如果运算结果产生溢出，即超出了操作数所能表示的范围，则OF＝1；否则OF＝0。2.18086微处理器概览提示（2）控制标志位用来控制CPU的操作，具体如下。DF：方向标志，用以控制字符串操作时的方向。当DF＝1时，以递减的方式从高地址向低地址对字符串进行处理；当DF＝0时，以递增的方式从低地址向高地址对字符串进行处理。IF：中断允许标志。当IF＝1时，允许CPU响应外部可屏蔽中断请求；当IF＝0时，禁止CPU响应外部可屏蔽中断请求。TF：陷阱标志，用于程序调试。当TF＝1时，CPU处于单步工作方式；当TF＝0时，CPU正常执行程序。2.18086微处理器概览⑥暂存器协助ALU完成运算，暂存参加运算的数据。⑦EU控制器负责从ALU指令队列中获取指令，经过分析译码，发出相应的控制命令。将126与－5进行减法运算，看标志位的变化情况。CF＝1：最高位产生借位。PF＝0：1的个数为奇数个。AF＝0：低4位没有向高4位产生借位或进位。ZF＝0：结果不为0。SF＝1：运算结果为负。OF＝1：126－(－5)＝＋131，超过了＋127，产生溢出，所以运算结果不正确。例2-12.18086微处理器概览2.1.3对存储器的管理CPU是通过总线来管理存储器的。具体来说，就是CPU通过地址总线的编码对存储器寻址，通过控制总线中的读控制和写控制信号控制信息的读出和写入，数据总线则是读出和写入信息的传递通道。1存储器组织8086CPU具有20条地址线，它的直接寻址能力是1MB（220B）。存储器以一个字节作为一个存储单元，每个存储单元（即每个字节）都有唯一一个20位的地址（即5位的十六进制地址），称为存储单元的物理地址，范围是00000H～FFFFFH。相邻两个存储单元可以存放一个字，字中的每个字节对应一个地址。其中，低字节（低8位）存放在低地址单元中，高字节（高8位）存放在高地址单元中。把低字节存放的存储单元的地址称为字的地址。2.18086微处理器概览将一个字1234H存入地址为1000H的单元中。8086CPU的数据总线是16位的，所以每次对存储器的访问总是两个连续字节单元。执行访问字节的指令时，只用了8位，另外8位则被忽略。执行访问字的指令时，如果字的地址是偶地址，则可以通过一次访问来完成。如果字的地址是奇地址，要通过两次访问来完成。第一次访问时，地址线A0＝1，＝0，这样就只能选中高字节单元；第二次访问时才能选中低字节单元。2.18086微处理器概览2存储器分段与物理地址的形成存储单元的地址在很多情况下是放在CPU的寄存器中的，即通过寄存器来间接访问存储器。但是，由于SP，BP，SI，DI和IP等寄存器都是16位的，故其寻址范围为64KB。而8086CPU具有20条地址线，可寻址的存储空间为1MB。因此，为了用16位寄存器寻址20位地址存储器，8086采用了存储器分段处理。段基址:偏移地址将1MB存储空间划分成若干个独立的逻辑段，每个逻辑段最大不超过64KB，段起始地址（段基址）为段寄存器内容×16，相当于段寄存器内容左移4位。这样，某一段内一个存储单元的地址，就可以用相对于段基址的偏移量来表示，这个偏移量称为段内偏移地址或有效地址（EA），其格式为：2.18086微处理器概览物理地址的计算方法为：16位段基址左移4位，右端补0，然后与16位偏移地址相加，即：物理地址＝段基址×24＋偏移地址。物理地址的形成提示二进制数左移4位相当于对应的十六进制数左移1位，这个过程的运算是由BIU单元中的地址加法器来完成的。段与段之间可以重叠。2.18086微处理器概览3段寄存器的使用CPU在对存储器进行访问时，必须预先将段基址加载到段寄存器中。8086CPU中有4个段寄存器，分别是CS，DS，SS和ES，它们的作用分别如下：01CS：代码段寄存器，用来存放当前指令所在的段基址，与指令指针IP提

供的偏移地址配合使用。02DS：将数据段寄存器，用来存放当前程序所使用的数据段的段基址。03SS：堆栈段寄存器，用来存放当前堆栈段的段基址，与指针寄存器SP

或BP提供的偏移地址配合使用。2.18086微处理器概览04ES：将附加段寄存器，用来存放当前运行程序所使用的附加数据段的

段基址。不同内存访问操作所使用的段寄存器和段内偏移地址(CS)＝12BAH，(IP)＝0100H，计算当前指令所在内存单元的物理地址。2.18086微处理器概览例2-22.18086微处理器概览2.1.4对I/O端口的管理CPU与I/O设备之间是通过I/O接口进行信息和数据传输的。每个I/O接口都有一个或几个端口，它与CPU之间的通信利用I/O端口的寄存器来完成。同存储器单元地址一样，每个I/O端口都有唯一的一个地址，称为I/O端口地址或端口号。8086的I/O端口有统一编址和独立编址两种方式。所有的微机系统都可以采用统一编址的方式，即将I/O端口地址置于1MB的存储器空间中，把它们看作存储器单元对待，每个端口占用一个存储单元地址。2.18086微处理器概览8086还可以采用独立编址的方式。8086使用A15～A0共16条地址线作端口地址，可访问的I/O端口最多可有64K个8位端口或32K个16位端口（任何两个相邻的8位端口可以组合成一个16位端口）。同存储器的字访问类似，要访问奇地址16位端口，需要访问两次才能完成。8086CPU设置了专门的输入输出指令（IN和OUT）来访问I/O端口。由于I/O地址线和存储器地址线是公用的，所以要通过8086CPU控制总线中的信号，来区分地址总线上传送的是I/O端口地址还是内存地址，即是对I/O端口进行访问还是对存储器进行访问。2.1.3对存储器的管理CPU是通过总线来管理存储器的。具体来说，就是CPU通过地址总线的编码对存储器寻址，通过控制总线中的读控制和写控制信号控制信息的读出和写入，数据总线则是读出和写入信息的传递通道。1存储器组织8086CPU具有20条地址线，它的直接寻址能力是1MB（220B）。存储器以一个字节作为一个存储单元，每个存储单元（即每个字节）都有唯一一个20位的地址（即5位的十六进制地址），称为存储单元的物理地址，范围是00000H～FFFFFH。相邻两个存储单元可以存放一个字，字中的每个字节对应一个地址。其中，低字节（低8位）存放在低地址单元中，高字节（高8位）存放在高地址单元中。把低字节存放的存储单元的地址称为字的地址。2.18086微处理器概览2.18086微处理器概览存储器中字的存放8086CPU的数据总线是16位的，所以每次对存储器的访问总是两个连续字节单元。执行访问字节的指令时，只用了8位，另外8位则被忽略。执行访问字的指令时，如果字的地址是偶地址，则可以通过一次访问来完成。如果字的地址是奇地址，要通过两次访问来完成。第一次访问时，地址线A0＝1，＝0，这样就只能选中高字节单元；第二次访问时才能选中低字节单元。2存储器分段与物理地址的形成存储单元的地址在很多情况下是放在CPU的寄存器中的，即通过寄存器来间接访问存储器。但是，由于SP，BP，SI，DI和IP等寄存器都是16位的，故其寻址范围为64KB。而8086CPU具有20条地址线，可寻址的存储空间为1MB。因此，为了用16位寄存器寻址20位地址存储器，8086采用了存储器分段处理。2.18086微处理器概览将1MB存储空间划分成若干个独立的逻辑段，每个逻辑段最大不超过64KB，段起始地址（段基址）为段寄存器内容×16，相当于段寄存器内容左移4位。这样，某一段内一个存储单元的地址，就可以用相对于段基址的偏移量来表示，这个偏移量称为段内偏移地址或有效地址（EA），其格式为：段基址:偏移地址物理地址的计算方法为：16位段基址左移4位，右端补0，然后与16位偏移地址相加，即：物理地址＝段基址×24＋偏移地址。2.18086微处理器概览物理地址的形成提示二进制数左移4位相当于对应的十六进制数左移1位，这个过程的运算是由BIU单元中的地址加法器来完成的。段与段之间可以重叠。3段寄存器的使用CPU在对存储器进行访问时，必须预先将段基址加载到段寄存器中。8086CPU中有4个段寄存器。2.18086微处理器概览CS代码段寄存器用来存放当前指令所在的段基址，与指令指针IP提供的偏移地址配合使用。DS数据段寄存器用来存放当前程序所使用的数据段的段基址。SS堆栈段寄存器用来存放当前堆栈段的段基址，与指针寄存器SP或BP提供的偏移地址配合使用。ES附加段寄存器用来存放当前运行程序所使用的附加数据段的段基址。2.18086微处理器概览不同内存访问操作所使用的段寄存器和段内偏移地址注意访问存储器时，当指令中没有明确指定使用某个段寄存器时，就由默认的段寄存器来提供段基址。2.18086微处理器概览

(CS)＝12BAH，(IP)＝0100H，计算当前指令所在内存单元的物理地址。例2-32.1.4对I/O端口的管理CPU与I/O设备之间是通过I/O接口进行信息和数据传输的。每个I/O接口都有一个或几个端口，它与CPU之间的通信利用I/O端口的寄存器来完成。同存储器单元地址一样，每个I/O端口都有唯一的一个地址，称为I/O端口地址或端口号。2.18086微处理器概览统一编码独立编码所有的微机系统都可以采用统一编址的方式，即将I/O端口地址置于1MB的存储器空间中，把它们看作存储器单元对待，每个端口占用一个存储单元地址。2.18086微处理器概览8086还可以采用独立编址的方式。8086使用A15～A0共16条地址线作端口地址，可访问的I/O端口最多可有64K个8位端口或32K个16位端口（任何两个相邻的8位端口可以组合成一个16位端口）。同存储器的字访问类似，要访问奇地址16位端口，需要访问两次才能完成。8086CPU设置了专门的输入输出指令（IN和OUT）来访问I/O端口。由于I/O地址线和存储器地址线是公用的，所以要通过8086CPU控制总线中的信号，来区分地址总线上传送的是I/O端口地址还是内存地址，即是对I/O端口进行访问还是对存储器进行访问。2.2.1最小模式下的系统构成2.28086系统构成为了适应各种场合，8086CPU可以工作在最小模式或最大模式下，由引脚进行控制。8086CPU在最小模式下的系统构成2.28086系统构成（1）采用三片8282锁存器完成20位地址锁存。由于复用线上的地址信号A19～A16和A15～A0只在总线周期的T1状态出现，所以要用锁存器对地址进行锁存，提供20条地址线。8282锁存器有8个输入端和8个输出端，以及两个控制端：选通控制端STB和输出允许控制端，分别用来控制地址的锁存和数据的输出。8282的引脚图8282的引脚STB信号由8086的引脚ALE提供。ALE为高电平时有效，允许地址信号通过锁存器电路；ALE由高电平变为低电平时，地址被锁存。端接地。为有效低电平时，输出地址；为高电平时，输出高阻。2.28086系统构成（2）采用两片8286收发器驱动8位数据总线。双向数据收发器8286可以提供收和发两个方向的8位数据。8286的引脚图8286收发器有两个控制引脚：允许控制端和方向控制端T，分别用来控制数据的通过和数据的流向。和T功能表和T功能表2.28086系统构成（3）系统控制信号。8286的引脚信号由8086的引脚提供。信号有效时，表示8086正在进行数据传送。8286的引脚T的信号由8086的引脚提供。为高电平时，表示CPU发送数据，数据传送方向为从A到B；为低电平时，表示CPU接收数据，数据传送方向为从B到A。8086CPU可以直接提供系统所需要的全部控制信号。2.2.2最大模式下的系统构成2.28086系统构成在最大模式下，系统包含两个或多个微处理器，其中一个是主处理器，其他处理器为从处理器。在最大模式下，地址锁存器和数据收发器与最小模式下相同，只是它们所用到的控制信号由总线控制器8288提供。另外，存储器读写、I/O读写及中断响应等总线命令信号也由8288产生。8086CPU在最大模式下的系统构成2.28086系统构成8288结构图总线控制器8288产生的总线控制信号

，DEN和ALE的功能与最小模式下CPU直接产生的响应信号相同，用来控制地址锁存器8282和数据收发器8286。只是8288产生的DEN信号和最小模式时极性相反，使用时需加一个反相器。2.28086系统构成，，组合的功能表总线控制器8288产生的总线命令信号：，和分别是存储器读命令、存储器写命令、先行存储器写命令；，和分别是I/O读命令、I/O写命令、先行I/O写命令；为中断响应命令。2.3.1总线周期的概念2.38086总线时序微处理器在运行过程中是在时钟脉冲的控制下执行每一个操作的。每个时钟脉冲的持续时间称为一个时钟周期，其频率称为主频（时钟频率）。时钟周