(完整版)数字电子技术总结与习题分析

第1

章绪论

概述数制与码制二进制数的算术运算本章小结本章小结数字电路是传递和处理数字信号的电子电路。它有分立元件电路和集成电路两大类，数字集成电路发展很快，目前多采用中大规模以上的集成电路。数字电路的主要优点是便于高度集成化、工作可靠性高、抗干扰能力强和保密性好等。

数字电路中的信号只有高电平和低电平两个取值，通常用

1表示高电平，用

0表示低电平，正好与二进制数中

0

和

1

对应，因此，数字电路中主要采用二进制。常用的计数进制有十进制、二进制、八进制和十六进制。

二进制数进位规律是逢二进一。其基数为2；权为2i

（

i为整数）。

二进制代码指将若干个二进制数码

0

和1

按一定规则排列起来表示某种特定含义的代码，简称二进制码。

二进制数→十进制数方法：按权展开后求和。十进制数→二进制数方法：整数“除2取余”法，小数“乘2取整”法。写出转换结果时需注意读数的顺序。

BCD码指用以表示十进制数0~9十个数码的二进制代码

。

十进制数与8421码对照表编码是用数码的特定组合表示特定信息的过程。

100190111701015001130001110008011060100400102000008421码十进制数8421码十进制数8421码十进制数8421码十进制数8421码十进制数采用可靠性代码能有效地提高设备的抗干扰能力，常用的可靠性代码有格雷码和奇偶校验码。奇偶校验码中，使“1”的个数为奇数的称奇校验，为偶数的称偶校验。算术运算为两个二进制数之间进行的数值运算。二进制数的正、负是由数值最高位前面的符号位来表示的，正数的符号位用0表示，负数的符号位用1表示。带符号的二进制数有原码、反码和补码三种表示方法：对于正数，原码、反码和补码都相同。对于负数，符号位不变，反码为原码按位取反的值；补码为反码加1。在数字系统中，加法运算是算术运算的基础，其他运算都可通过加法运算来实现。两个二进制数的减法运算是通过两数的补码进行加法运算来完成的，运算结果仍为补码。如运算结果为负数时，还需将数值部分再求补码后才能得到原码。如运算结果为正数时，则补码就是原码。习题分析1.1二进制转十进制（1）(100001)2

解：(100001)2=25+20=(33)10（3）(11110.110)2

解：

(11110.110)2=24+23+

22+21+2-1+2-2

=(30.75)10习题分析1.2十进制转二进制（1）(75)10

(75)10=(1001011)2（3）(45.378)10

17422222一直除到商为

0为止

余数读数顺序20

1275

37

1

18

1

9

04

12

01

0解：1.024

11.512

1整数0.756

0

×2

×20.096

00.378

×2读数顺序

×20.048

0

×2一直乘到小数为

0为止。若小数不为0，则按转换精度要求保留到小数点后若干位。

(45.378)10=(101101.01100)2

解：习题分析1.3十六进制转二、八、十进制（2）(6DE.C8)16

解：(6DE.C8)16=(011011011110.11001000)2

(6DE.C8)16=(3336.620)8

(6DE.C8)16=6×162+13×161+14+12×16－1+8×16－2=（1758.78125）10

习题分析1.4二进制转八、十六进制（1）(11001011.101)2

解：（3）(1100011.011)2

(1100011.011)2=(143.3)8

(11001011.101)2=(313.5)8

(11001011.101)2=(CB.A)16

解：(1100011.011)2=(63.6)16

习题分析1.5十进制转8421BCD、余三BCD码（1）(74)10

解：（3）(136.45)10

(74)10=(01111000)8421BCD

(74)10=(10100111)余三BCD

解：(136.45)10=(000100110110.01000101)8421BCD

(136.45)10=(010001111001.01111000)余三BCD

习题分析1.68421BCD、5421BCD码转十进制（1）(111000)8421BCD

解：（3）(10011100)5421BCD

(111000)8421BCD=(00111000)8421BCD=

(38)10

解：(10011100)5421BCD=(69)10

习题分析1.8写出下列正负数的补码（1）+35

解：（3）－26

+35=(100011)2(100011)原=(100011)反=(100011)补=0100011

解：

－26=(－11010)2(－11010)

原=111010(－11010)反=100101(－11010)补=(－11010)反+1=100110

对于正数，反码和原码相同，为符号位加上原数值；对于负数，反码为符号位加上原数值按位取反。原码由二进制数的原数值部分和符号位组成。因此，原码表示法又称为符号—数值表示法。习题分析1.9写出下列二进制数的反码与补码（1）+1011

解：（3）－100101

(+1011)原=(+1011)反=(+1011)补=01011

解：

(－100101)

原=1100101(－100101)反=1011010(－100101)补=1011011

习题分析1.10用二进制补码进行计算（1）1010

+0011

解：（3）1101-1011

(＋1010)补=(＋1010)原=01010(＋0011)补=(＋0011)原=00011(＋1010)补+(＋0011)补=01010+00011=01101解：结果为+13(＋1011)补=(＋1101)原=01101(-1011)原=11011(-1011)反=10100(-1011)补=10101(＋1101)补+(-1011)补=01101+10101=00010结果为+2第2章逻辑代数基础

概述逻辑函数及其表示方法逻辑代数中的基本定律和常用公式逻辑函数的公式化简法逻辑函数的卡诺图化简法本章小结逻辑代数中的常用运算本章小结分析数字电路的数学工具是逻辑代数，它的定律有的和普通代数类似，如交换律、结合律和第一种形式的分配律；但很多与普通代数不同，如吸收律和摩根定律。必须注意：逻辑代数中无减法和除法。逻辑函数和逻辑变量的取值都只有两个，即

0

或1。必须注意：逻辑代数中的0

和1

并不表示数量大小，仅用来表示两种截然不同的状态。

正逻辑体制规定高电平为逻辑1、低电平为逻辑0；负逻辑体制则规定低电平为逻辑1、高电平为逻辑

0。未加说明则默认为正逻辑体制。

基本逻辑运算有与运算(逻辑乘)、或运算(逻辑加)和非运算(逻辑非)3种。常用复合逻辑运算有与非运算、或非运算、与或非运算、异或运算和同或运算。

与运算或运算非运算

Y=A·B

或Y=AB入有

0

出

0

入全

1

出

1

Y=A＋B入有

1

出

1入全

0

出

0

入0

出

1入1出

0

与非运算或非运算与或非运算入0

出

1;入全1

出

0入

1

出

0;入全0

出

1入相异出1

入相同出0入相同出

1入相异出

0异或运算同或运算逻辑函数常用的表示方法有：真值表、逻辑函数式、卡诺图和逻辑图。

不同表示方法各有特点，适宜不同的应用。卡诺图主要用于化简逻辑式。真值表通常用于分析逻辑函数的功能、根据逻辑功能要求建立逻辑函数和证明逻辑等式等。逻辑式便于进行运算和变换。在分析电路逻辑功能时，通常首先要根据逻辑图写出逻辑式；而设计逻辑电路时需要先写出逻辑式，然后才能画出逻辑图。逻辑图是分析和安装实际电路的依据。真值表、逻辑式、卡诺图和逻辑图之间可相互转换。

(1)找出函数值为

1

的项。(2)将这些项中输入变量取值为

1

的用原变量代替，取值为

0

的用反变量代替，则得到一系列与项。(3)将这些与项相加即得逻辑式。真值表逻辑式(1)按n位二进制数递增的方式列出输入变量的各

种取值组合。

(2)分别求出各种组合对应的输出逻辑值，并填入表格。

逻辑式真值表实用中通常先由真值表画卡诺图，然后

应用卡诺图化简法写出最简表达式。(1)应用摩根定律和分配律等求出与或表达式。(2)根据变量数

n画出变量卡诺图。(3)根据与或式填卡诺图。逻辑式卡诺图根据电路逐级写出相应逻辑函数式。

将各级逻辑运算用相应逻辑门去实现。逻辑式逻辑图逻辑图逻辑式化简逻辑函数的目的是为了获得最简逻辑式，从而使逻辑电路简单，成本低、可靠性高。

不同形式的逻辑式有不同的最简式，求最简式的一般方法是：先求最简与-或式，然后变换成所需的最简形式。

最简与-或式标准(1)与项的个数最少。(2)每个与项中的变量数最少。最简与非-与非式标准(1)非号个数最少。(2)每个非号中的变量数最少。逻辑函数化简方法主要有代数化简法和卡诺图化简法。最小项特点是：包含全部变量，且每个变量在该乘积项中(以原变量或反变量形式)只出现一次。若两个最小项只有一个变量互为反变量，其余变量均相同，则称为相邻最小项。代数化简法可化简任何复杂的逻辑函数，但需要一定的技巧和经验，而且不易判断结果是否最简。卡诺图化简法直观简便，易判断结果是否最简，但一般用于四变量及四变量以下函数的化简。因此卡诺图具有下面的特点：2n个相邻最小项有n个变量相异，相加可以消去这n个变量，化简结果为相同变量的与。

卡诺图化简法步骤画函数卡诺图。

将各圈分别化简。对填1的相邻最小项方格画包围圈。将各圈化简结果逻辑加。卡诺图是按照使相邻最小项在几何位置上也相邻且循环相邻这样的原则排列得到的方格图。无关项有约束项和任意项两种情况，其取值对逻辑函数值没有影响。因此，化简时应视需要将无关项方格看作1

或0，使包围圈最少而且最大，从而使结果最简。

画包围圈规则包围圈必须包含2n

个相邻1

方格，且必须成方形。

先圈小再圈大，圈越大越好；

1

方格可重复圈，但必须每圈有新1；每个1方格必须圈到，孤立1

方格也不能漏掉。

习题分析2.1（5）用真值表证明异或表达式

解：作真值表AB0000011110111100得证。2.2公式化简成最简与或表达式（2）

解：（4）解：习题分析2.2公式化简成最简与或表达式（6）

解：（8）解：习题分析2.3证明下列恒等式（1）

证明：（3）证明：习题分析2.3证明下列恒等式（5）

证明：（7）证明：习题分析2.3证明下列恒等式（9）

证明：习题分析2.4根据对偶规则求对偶式（2）

解：习题分析2.5根据反演规则求反函数（1）

解：（3）解：2.6求最小项之和表达式（1）

解：习题分析解：（3）2.7化简为最简与或表达式（1）

解：由逻辑函数作卡诺图习题分析ABC01000111

10

6

7

5

4

2

3

1

0

11

1

1

1化简得：2.7化简为最简与或表达式（3）

解：由逻辑函数作卡诺图习题分析化简得：ABCD0001111000

01

11

10

1

1

1

1

111

1

1

12.8化简为最简与或表达式（2）

解：由最小项作卡诺图习题分析化简得：

1ABC01000111

10

6

7

5

4

2

0

1111

1

1

12.8化简为最简与或表达式（4）

解：由最小项作卡诺图习题分析化简得：ABCD0001111000

01

11

10

1

1

1

1

1111001

1

0

0112.9化简为最简与-或表达式

（2）

Y=∑m(0,1,4,9,12,13)+∑d(2,3,6,7,8,10,11,14)解：由最小项作卡诺图习题分析化简得：ABCD0001111000

01

11

10

××

1××

11

1

×1

1×××2.9化简为最简与-或表达式

（4）

Y=∑m(3,6,8,9,11,12)+∑d(0,1,2,13,14,15)解：由最小项作卡诺图ABCD0001111000

01

11

10

1

1

1

1

1

1××××××习题分析化简得：2.10写出最大项表达式

（4）解：2步摩根定律分配展开（必要）化简AB2种，C四种组合摩根定律习题分析2.10写出最大项表达式

（7）

Y(A,B,C,D)=∑m(1,4,7,8,10,12,14,15)解：最小项中未出现的因子对应最大项

Y(A,B,C,D)=∏M(0,2,3,5,6,9,11,13)卡诺图化简方法总结：圈“1”化简：与或表达式（常用）圈“0”得非圈“0”得：或与表达式（最大项）习题分析2.12（1）输入A、B、C、D是十进制数X的BCD码，当x为奇数是输出Y=1，否则Y=0。解：1.列真值表（略）

2.画卡诺图

3.化简（利用无关项）

ABCD0001111000

01

11

10

1

1

1

1

1××××××化简得：Y=D为什么可利用无关项？习题分析2.13化简逻辑函数为与或表达式，用与非门实现（2）解：画卡诺图并化简ABCD0001111000

01

11

10

1

1

1

1

1

1

1

1

1

1

1

1

1习题分析2.14用卡诺图判别Y与Z之间关系（2）解：画卡诺图习题分析BC

1

A01000111

10

6

7

5

4

2

1

1

1

1A01000111

10

6

7

5

4

2

1

111

1

得：2.15用卡诺图求出（1）解：画卡诺图习题分析BC

1

1A01000111

10

6

7

5

4

2

1

1Y1BC

1

1A01000111

10

6

7

5

4

2

111

Y2习题分析BC

1

1A01000111

10

6

7

5

4

2

1

1Y1BC

1

1A01000111

10

6

7

5

4

2

111

Y2Y1+Y2BC

1

1A01000111

10

6

7

5

4

2

1

11

1

1习题分析BC

1

1A01000111

10

6

7

5

4

2

1

1Y1BC

1

1A01000111

10

6

7

5

4

2

111

Y2Y1·Y2BC

1

1A01000111

10

6

7

5

4

2

习题分析BC

1

1A01000111

10

6

7

5

4

2

1

1Y1BC

1

1A01000111

10

6

7

5

4

2

111

Y2BC

1

0A01000111

10

6

7

5

4

2

1

11

1

1第

3章集成逻辑门电路概述基本逻辑门电路TTL集成逻辑门电路CMOS集成逻辑门电路TTL电路和CMOS电路的接口本章小结门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和CMOS传输门等。门电路的学习重点是常用集成门的逻辑功能、外特性和应用方法。

本章小结在数字电路中，三极管作为开关使用。

硅NPN管的截止条件为UBE＜

0.5V

，可靠截止条件为UBE≤0V，这时iB

0，iC

0，集电极和发射极之间相当于开关断开；饱和条件为iB

≥IB(sat)

，这时，硅NPN管的UBE(sat)

0.7V，UCE(sat)

0.3V，集电极和发射极之间相当于开关闭合。三极管的开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散，为此，需采用抗饱和三极管。

TTL数字集成电路主要有CT74标准系列、CT74L低功耗系列、CT74H高速系列、CT74S肖特基系列、CT74LS低功耗肖特基系列、CT74AS先进肖特基系列和CT74ALS先进低功耗肖特基系列。其中，CT74L系列功耗最小，CT74AS系列工作频率最高。通常用功耗-

延迟积来综合评价门电路性能。

CT74LS系列功耗-延迟积很小、性能优越、品种多、价格便宜，实用中多选用之。ALSTTL系列性能更优于LSTTL，但品种少、价格较高。CMOS数字集成电路主要有CMOS4000系列和HCMOS系列。CMOS4000系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。CC74HC和CC74HCT两个系列的工作频率和负载能力都已达到TTL集成电路CT74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比CT74LS更优越。因此，CMOS电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。

应用集成门电路时，应注意：TTL电路只能用＋5V(74系列允许误差±5%)；CMOS4000系列可用3~15V；HCMOS系列可用2~6V；HCT系列用4.5~5.5V。一般情况下，CMOS门多用5V，以便与TTL电路兼容。

(1)电源电压的正确使用

(2)输出端的连接

开路门的输出端可并联使用实现线与，还可用来驱动需要一定功率的负载。三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。

普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。(3)

闲置输入端的处理

(4)信号的正确使用TTL电路输入端悬空时相当于输入高电平，CMOS电路多余输入端不允许悬空。

CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。或门和或非门与门和与非门多余输入端接地或与有用输入端并接多余输入端接正电源或与有用输入端并接UIL≤UOFF时，门关闭，输出高电平。UIH≥UON时，门开通，输出低电平。UIL

UOL

0VUIH

UOH

VDD

UNL

UNH

VDD/

2，噪声容限很大，因此电路抗干扰能力很强。

CMOS传输门既可传输数字信号，也可传输模拟信号。

当输入端外接电阻RI时RI＜

ROFF相当于输入逻辑0RI

＞

RON

相当于输入逻辑1TTL电路CMOS电路CMOS门电路由于输入电流为零，因此不存在开门电阻和关门电阻。题3.1

发光二极管电流8mA≤ID

≤12mA，正向压降2V，TTL与非门输出高电平UOH=3V，输出高电平电流IOH=－300uA，输出低电平UOL=0.3V，输出低电平电流IOL=20mA，求图中RL1、

RL2取值范围。解：输出高电平时：

ID=0，灯灭2.输出低电平时：要求灯亮，则：225Ω

≤RL1≤337.5ΩIDmax

≤IOL习题分析题3.1

发光二极管电流8mA≤ID

≤12mA，正向压降2V，TTL与非门输出高电平UOH=3V，输出高电平电流IOH=－300uA，输出低电平UOL=0.3V，输出低电平电流IOL=20mA，求图中RL1、

RL2取值范围。解：输出低电平时：

ID=0，灯灭2.输出高电平时：

UD=2V，ID=IR2则：250Ω≤RL2≤375ΩI短路≤IOLRL2

≥250Ω习题分析题3.2TTL电路，开门电阻RON=3kΩ

，关门电阻ROFF=0.8kΩ，判别电路工作状态，写出逻辑表达式。解：100不能正常工作不能正常工作0习题分析题3.2TTL电路，开门电阻RON=3kΩ

，关门电阻ROFF=0.8kΩ，判别电路工作状态，写出逻辑表达式。解：10不能正常工作不能正常工作1习题分析题3.4TTL、CMOS电路，开门电阻RON=3kΩ

，关门电阻ROFF=700Ω，判别电路工作状态，写出逻辑表达式，画波形。解：0CMOS电路输入阻抗无穷大，无开门关门电阻。01习题分析题3.4TTL、CMOS电路，开门电阻RON=3kΩ

，关门电阻ROFF=700Ω，判别电路工作状态，写出逻辑表达式，画波形。解：101习题分析题3.4TTL、CMOS电路，开门电阻RON=3kΩ

，关门电阻ROFF=700Ω，判别电路工作状态，写出逻辑表达式，画波形。解：波形如右图习题分析小结：准确运用TTL、CMOS电路输入特性，TTL电路有关门电阻、开门电阻，CMOS电路没有。正确、简便书写逻辑表达式如：习题分析题3.6

判断电路实现逻辑表达式，并改正。√×√×1×1√0习题分析题3.9

三输入与非门输出低电平UOL=0.3V，输出高电平UOH=3V，输出低电平电流IOL=15mA，输出高电平电流IOH=－10mA，外接负载门开门输入高电平电流IIH=0.05mA，输入低电平电流I1L=－1.5mA。求负载能力。解：输出低电平时：灌电流IOHIIHIOLI1L2.输出高电平时：拉电流结论：最多可带10个同类门电路习题分析题3.12三态门电路，求输出表达式与波形。解：EN=1时：EN=0时：波形图：习题分析题3.17用与非门实现三人表决电路，两人以上同意通过，一人有否决权。解：设A为董事长，B、C为董事，同意为1，不同意为0输出为Y，通过为1，不通过为01000111110111101000100100100YCBA011000001111输出入输作真值表，如左图画卡诺图化简，如下图ABC01000111

10

1

1

1

0

0

0

0

0习题分析题3.17用与非门实现三人表决电路，两人以上同意通过，一人有否决权。解：设A为董事长，B、C为董事，同意为1，不同意为0输出为Y，通过为1，不通过为0与非门实现电路习题分析题3.18已知波形图，求真值表，用与非门实现。解：先按波形作真值表1000111111001111011000001011YCBA000100101101输出入输画卡诺图化简，如下图ABC01000111

10

1

1

1

0

0

1

0

0习题分析题3.18已知波形图，求真值表，用与非门实现。解：逻辑表达式为：画卡诺图化简，如下图ABC01000111

10

1

1

1

0

0

1

0

0

实现门电路为：习题分析第4

章组合逻辑电路

概述组合逻辑电路中的竞争冒险数值比较器数据选择器译码器和数据分配器编码器组合逻辑电路的分析和设计本章小结加法器组合逻辑电路指在任一时刻的输出状态只取决于同一时刻输入状态，而与电路原有状态无关的电路。它在逻辑功能上的特点是：没有存储和记忆作用；在电路结构上的特点是：由各种门电路组成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。本章小结组合逻辑电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。

组合逻辑电路的基本分析方法是：根据给定电路逐级写出输出函数式，并进行必要的化简和变换，然后列出真值表，确定电路的逻辑功能。组合逻辑电路的基本设计方法是：根据给定设计任务进行逻辑抽象，列出真值表，然后写出输出函数式并进行适当化简和变换，求出最简表达式，从而画出最简(或称最佳)逻辑电路。以MSI组件为基本单元的电路设计，其最简含义是：MSI组件个数最少，品种最少，组件之间的连线最少。以逻辑门为基本单元的电路设计，其最简含义是：逻辑门数目最少，且各个逻辑门输入端的数目和电路的级数也最少，没有竟争冒险。

用于实现组合逻辑电路的MSI组件主要有译码器和数据选择器。加法器、编码器、译码器、数据选择器、数据分配器和数值比较器等是常用的

MSI组合逻辑部件，学习时应重点掌握其逻辑功能及应用。加法器用于实现加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。数据选择器的作用是根据地址码的要求，从多路输入信号中选择其中一路输出。数据分配器的作用是根据地址码的要求，将一路数据分配到指定输出通道上去。编码器的作用是将具有特定含义的信息编成相应二进制代码输出，常用的有二进制编码器、二-十进制编码器和优先编码器。数值比较器用于比较两个二进制数的大小。

译码器的作用是将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。同一个门的一组输入信号到达的时间有先有后，这种现象称为竞争。竞争而导致输出产生尖峰干扰脉冲的现象，称为冒险。竞争冒险可能导致负载电路误动作，应用中需加以注意。本章作业4.14.24.34.54.64.74.104.124.144.15（2）

4.16（2）

4.18（1）4.194.20（1）

4.21（1）4.24习题分析题4.1分析电路逻辑功能解：实现与门功能解：实现同或功能习题分析题4.2分析电路逻辑功能解：实现异或功能解：相异出1，实现3变量一致性判别功能习题分析题4.3分析电路逻辑功能解：相同出1，实现3变量一致性判别功能解：奇数个1出1，实现4位奇数校验功能习题分析题4.5分析电路逻辑功能解：当M=0时，当M=1时，习题分析题4.6写出逻辑函数表达式，化简为最简与或式。解：译码器：变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。习题分析题4.6写出逻辑函数表达式，化简为最简与或式。画卡诺图ABC01000111

10

1

0

0

1

1

0

1

0YA化简得:习题分析题4.6写出逻辑函数表达式，化简为最简与或式。画卡诺图ABC01000111

10

1

1

1

0

0

0

0

1YB化简得:习题分析题4.7写出逻辑函数表达式，化简为最简与或式。解：8选1数据选择器功能，得：数据选择器：最小项输出器习题分析题4.7写出逻辑函数表达式，化简为最简与或式。111ABCD0001111000011110Y1111化简得:画卡诺图习题分析题4.10用与非门设计一个数值范围判别电路。设输入A、B、C、D为表示1位十进制数X的BCD码，当符合下列条件时，输出Y=1，否则输出Y=0。（1）4≤X≤8（2）X≤4

和X≥7解：设条件1时，输出为Y1，条件2时,输出为Y2，列真值表0000111110××××××1111111100××××××111101111011001111010101伪码10019000181110701106101050010411003010021000100000Y2Y1DCBA输出BCD码X习题分析解：画卡诺图并化简，与非-与非式0000111110××××××1111111100××××××111101111011001111010101伪码10019000181110701106101050010411003010021000100000Y2Y1DCBA输出BCD码X111ABCD0001111000011110Y111××××××习题分析解：画卡诺图并化简，与非-与非式0000111110××××××1111111100××××××111101111011001111010101伪码10019000181110701106101050010411003010021000100000Y2Y1DCBA输出BCD码XY2111ABCD000111100001111011××××××111逻辑电路图略习题分析题4.12根据波形图列出真值表，写出逻辑表达式，用最少门电路实现。解：按波形列真值表画卡诺图化简，如下图ABC01000111

10

1

1

0

1

0

0

1

01000111110111101100100100100YCBA11100111输出入输习题分析题4.12根据波形图列出真值表，写出逻辑表达式，用最少门电路实现。解：ABC01000111

10

1

1

0

1

0

0

1

0化简逻辑表达式，得：门电路实现：习题分析题4.14举重比赛，三个裁判，A为主裁判，B、C为副裁判，少数服从多数，但需主裁认为合格，举重才算成功。分别用与非门和或非门实现。解：1000111110111101000100100100YCBA011000001111输出入输列真值表，如左图。画卡诺图化简，如下图ABC01000111

10

1

1

1

0

0

0

0

0习题分析解：1.与非门实现ABC01000111

10

1

1

1

0

0

0

0

02.或非门实现ABC01000111

10

1

1

1

0

0

0

0

0习题分析题4.15用3线-8线译码器74LS138和门电路设计下列组合逻辑电路，逻辑函数为：（2）解：逻辑图如下：输出低电平有效，对应最小项取非为什么还要化简下去？习题分析题4.16用输出高电平有效3线-8线译码器和门电路设计下列组合逻辑电路，逻辑函数为：（2）解：逻辑图如下：输出高电平有效，各端口对应最小项，没有圈习题分析题4.18用4选1数据选择器和门电路设计下列组合逻辑电路，逻辑函数为：（1）解：4选1数据选择器输出：比较，使Y=Y’，有：A、B变量必须有，C需化简输入变量大于地址变量习题分析题4.18用4选1数据选择器和门电路设计下列组合逻辑电路，逻辑函数为：（1）解：逻辑图习题分析题4.19用双4选1数据选择器74LS153设计组合逻辑电路，逻辑函数为：解：（1）写出最小项表达式（2）写出4选1数据选择器输出表达式（3）比较两式中最小项的对应关系为什么要化简？习题分析题4.19用双4选1数据选择器74LS153设计组合逻辑电路，逻辑函数为：解：（1）写出最小项表达式（2）写出4选1数据选择器输出表达式（3）比较两式中最小项的对应关系（4）画逻辑图习题分析题4.20试用8选1数据选择器CT74HCT151设计下列组合逻辑电路，其输出逻辑函数为：（1）解：（1）写出最小项表达式（2）写出8选1数据选择器输出表达式Y′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7（3）比较Y和Y′两式中最小项的对应关系设A=A2，B=A1，C=A0

为使

Y=Y′，则D0=

D2=D3=D4=D5=D6=1D1=

D7=0输入变量等于地址变量，表达式必须是标准最小项怎样得到？习题分析题4.20试用8选1数据选择器CT74HCT151设计下列组合逻辑电路，其输出逻辑函数为：（1）解：设A=A2，B=A1，C=A0

为使

Y=Y′，则D0=

D2=D3=D4=D5=D6=1D1=

D7=0（4）画出逻辑图习题分析题4.21试用8选1数据选择器CT74LS151和门电路设计下列组合逻辑电路，其输出逻辑函数为：（1）（1）标准并化简表达式解：（2）写出8选1数据选择器输出表达式Y′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7输入变量大于地址变量，保留3个变量，化简第四变量习题分析题4.21试用8选1数据选择器CT74LS151和门电路设计下列组合逻辑电路，其输出逻辑函数为：（1）解：Y′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7设A=A2，B=A1，C=A0为使

Y=Y′，则D0=

D2=D5=0D3=

D7=1D1=

D4=

D6=D习题分析题4.21试用8选1数据选择器CT74LS151和门电路设计下列组合逻辑电路，其输出逻辑函数为：（1）解：为使

Y=Y′，则D0=

D2=D5=0D3=

D7=1D1=

D4=

D6=D（4）画出逻辑图习题分析题4.24试用4选1数据选择器设计一个三人表决电路，多数人同意，提案通过；否则。提案否决。解：（1）设三输入变量用A、B、C表示，同意为1，不同意为0，输出结果用Y表示，通过为1，不通过为0。（2）根据变量逻辑关系，列出真值表如右：0000111110111101000100100100YCBA11101111输出入输（3）根据真值表的输出逻辑表达式：为什么如此化简？可否消除变量A习题分析题4.24试用4选1数据选择器设计一个三人表决电路，多数人同意，提案通过；否则。提案否决。解：（3）根据真值表的输出逻辑表达式：（4）4选1数据选择器输出：比较，使Y=Y’，有：（5）画逻辑图1C第

5

章集成触发器

概述基本RS触发器同步触发器

边沿触发器本章小结主从触发器触发器应用举例触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。本章小结触发器的两个基本特点：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储1

位二进制码，存储n位二进制码则需用n个触发器。触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。★触发器根据逻辑功能不同分为D

触发器T

触发器RS

触发器JK

触发器T´触发器10Qn+110DQn+1=

DQnQnQn+110T不定01

QnQn+111011000SRQn+1=S

+

RQnRS

=

0(约束条件)Qn10

QnQn+111011000KJQn+1=JQn+

KQn只有CP输入端，没有数据输入端。Qn+1=

Qn电平触发器边沿触发器主从触发器★根据触发方式不同分为

例如QQ1JJC1CP1KKQQ1JJC1CP1KKQQ1JJC1CP1KK★根据是否受时钟控制分为

异步触发器同步触发器基本RS触发器是构成各种触发器的基础。它的输出受输入信号直接控制，不能同步控制，常用作集成触发器的辅助输入端，用于直接置0

或直接置

1。使用时必须注意弄清它的有效电平，并满足约束条件。基本RS触发器同步电平触发器、同步主从触发器和同步边沿触发器不同触发方式的工作特点正电平触发式触发器的状态在CP=1

期间翻转，在CP=0

期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。主从触发器由分别工作在时钟脉冲CP不同时段的主触发器和从触发器构成，通常只能在CP到达时状态发生翻转，而在CP其他时刻保持状态不变。它虽然克服了空翻，但却带来了一次翻转问题，而且对输入信号仍有限制。分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。边沿触发器只能在CP(或CP)时刻接收输入信号，其状态只能在CP(或CP)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。本章作业5.15.25.45.55.65.8(b)(e)(h)(k)5.9(b)(e)(h)5.105.115.135.155.175.195.215.22习题分析题5.1由与非门构成的基本RS触发器，输入控制波形如图，试画出Q与Q电压波形。设触发器初始状态Q=0。特性方程解：(约束条件)RD+SD=1波形图如左QQSDRDSR习题分析题5.2由或非门构成的基本RS触发器，输入控制波形如图，试画出Q与Q电压波形。设触发器初始状态Q=1。特性方程解：(约束条件)RDSD=0波形图如左QQRDSDRS习题分析题5.4已知同步RS触发器，输入控制波形如图，试画出Q与Q电压波形。设触发器初始状态Q=0。解：波形图如左图：特性方程RS=0(约束条件)CP=1

期间有效R=S=1，Q与Q均为高电平，状态不正常，应避免。QQ1SC11R习题分析题5.5已知同步D触发器，输入控制波形如图，试画出Q与电压波形。设触发器初始状态Q=0。解：波形图如左DQQ1DC1CPQn+1=D无约束条件特性方程CP=1

期间有效习题分析题5.6已知同步JK触发器，输入控制波形如图，试画出Q与Q电压波形。设触发器初始状态Q=0。解：波形图如左QQ1JJC1CP1KK无约束条件特性方程CP=1期间有效习题分析题5.8边沿JK触发器，初始状态Q=1，已知输入CP波形，试画出输出Q电压波形。解：特性方程图（b）图（e）图（h）图（k）习题分析题5.9边沿D触发器，初始状态Q=0，已知输入CP波形，试画出输出Q电压波形。解：特性方程图（b）图（e）图（h）习题分析题5.10写出触发器特性方程，注明使用时钟条件。解：（a）（b）（c）（d）CP下降沿触发CP下降沿触发CP上升沿触发CP下降沿触发习题分析题5.11图示电路和输入及控制波形，初始状态Q=0，SD=1试画出输出Q电压波形。习题分析题5.13图示电路和输入及控制波形，初始状态Q0=Q1=0，试画出输出Q0、Q1和Y端电压波形。解：CP上升沿动作习题分析题5.15图示电路和输入及控制波形，初始状态Q0=Q1=0，试画出输出Q0、Q1端电压波形。解：CP上升沿动作CP下降沿动作习题分析题5.17图示电路和输入及控制波形，初始状态Q0=Q1=0，试画出输出Q0、Q1端电压波形。解：CP上升沿动作CP下降沿动作习题分析题5.19图示电路和输入及控制波形，初始状态Q0=Q1=0，试画出输出Q0、Q1和Y1、Y2端电压波形。解：CP上升沿动作习题分析题5.21分析图示电路是何种功能触发器解：P27公式4化简结论：JK触发器下降沿触发习题分析题5.22试用边沿D触发器和与非门组成JK触发器。解：D触发器和JK触发器特性方程如下：比较上述方程式，得：第

6

章时序逻辑电路

概述寄存器和移位寄存器计数器时序逻辑电路的分析本章小结同步时序逻辑电路的设计本章小结时序逻辑电路由触发器和组合逻辑电路组成，其中触发器必不可少。时序逻辑电路的输出不仅与输入有关，而且还与电路原来的状态有关。时序逻辑电路的工作状态由触发器存储和表示。时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端CP连在一起，在同一个时钟脉冲CP作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲

CP只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。时序逻辑电路分析的关键是求出状态方程和状态转换真值表，然后分析时序逻辑电路的功能。描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等。时序逻辑电路设计的关键是根据设计要求写出原始状态编码表，而后用卡诺图求出输出方程、状态方程、驱动方程，并画出逻辑图。计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。利用集成计数器可以很方便地构成N进制(任意进制)计数器。其主要方法为：

(1)

用同步置零端或置数端获得N

进制计数器。这时应根据SN-1对应的二进制代码写反馈函数。

(2)

用异步置零端或置数端获得N

进制计数器。这时应根据SN

对应的二进制代码写反馈函数。

(3)

当需要扩大计数器容量时，可将多片集成计数器进行级联。寄存器主要用以存放数码。移位寄存器不但可以存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方式灵活，功能表是其正确使用的依据。移位寄存器常用于实现数据的串并行转换，构成环形计数器、扭环计数器和顺序脉冲发生器等。本章作业6.16.26.36.76.86.116.126.136.146.156.166.176.18(2)6.19(2)6.20(2)6.21(2)6.22(2)习题分析题6.1分析所示电路为几进制计数器。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画时序图。解：1.写方程输出方程：驱动方程状态方程COQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态0001000100001010001010101001000111001100102.列状态转换真值表设电路初始状态为Q2n

Q1n

Q0n=000，则解：3.逻辑功能说明同步六进制加法计数器，CO输出负跃变信号。解：4.画时序图习题分析题6.2分析所示电路为几进制计数器。写出驱动方程、状态方程，列出状态转换真值表，画状态转换图和时序图，并检查电路能否自启动。解：1.写方程输出方程：驱动方程状态方程2.列状态转换真值表设电路初始状态为Q2n

Q1n

Q0n=000，则解：YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010001000010101010110000010001110011001010001111010011分析电路能否自启动3.逻辑功能说明同步五进制加法计数器，Y输出负跃变信号，能自启动。解：4.画状态转换图解：5.画时序图习题分析题6.3分析所示电路逻辑功能。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画状态转换图和时序图。解：1.写方程输出方程：驱动方程状态方程2.列状态转换真值表设电路初始状态为Q2n

Q1n

Q0n=000，则解：COQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010001000110010101010001110111101010111011000110101001分析电路能否自启动3.逻辑功能说明同步五进制加法计数器，CO输出负跃变信号，能自启动。解：4.画状态转换图解：5.画时序图习题分析题6.5分析所示电路逻辑功能。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画状态转换图。解：1.写方程输出方程：驱动方程状态方程2.列状态转换真值表设电路初始状态为Q1n

Q0n=00，则解：YQ0n+1Q1n+1Q0nQ1nX0001001001100011010100011111101010101001110110113.逻辑功能说明当X=0时，保持；当X=1时，同步四进制加法计数器，Y高电平进位输出。解：4.画状态转换图习题分析题6.7分析所示电路为几进制计数器。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画时序图。解：1.写方程输出方程：驱动方程状态方程2.列状态转换真值表设电路初始状态为Q2n

Q1n

Q0n=000，则解：COQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010011001110110001000000111011111111111010101010000001分析电路能否自启动3.逻辑功能说明同步五进制计数器，CO输出正跃变信号，能自启动。解：4.画时序图上升沿进位信号习题分析题6.8分析所示电路逻辑功能。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画时序图。解：1.写方程时钟方程：驱动方程状态方程下降沿触发2.列状态转换真值表设电路初始状态为Q2n

Q1n

Q0n=000，则解：00000001001110010100100Q0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲11001003.逻辑功能说明异步五进制加法计数器。解：4.画时序图下降沿可作进位信号习题分析题6.11分析图示电路为几进制计数器。CT74LS290集成异步二-五-十进制计数器R0A、R0B异步置0端，S9A、S9B异步置9端解：电路为九十进制计数器习题分析题6.12分析图示电路为几进制计数器。CT74LS160集成同步十进制加法计数器，CO=Q3Q0CR异步清0端，LD同步置数端，CTP=CTT=1时计数。解：电路为八十九进制同步加法计数器反馈状态SN-1=10001000，N=88+1=89习题分析题6.13分析图示电路为几进制计数器。CT74LS161集成同步二进制加法计数器，CO=Q3Q2Q3Q0CR异步清0端，LD同步置数端，CTP=CTT=1时计数。解：电路为136进制同步加法计数器反馈状态SN=10001000，N=136习题分析题6.14分析图示电路为几进制计数器。CT74LS162集成同步十