《电子技术及应用 第2版》测试题及答案 第八章

PAGE13PAGE第八章测试答案一、判断题1、（）时序逻辑电路一般是有记忆部分触发器和控制部分组合电路两部分组成的。2、（）触发器是能够记忆一位二值量信息的基本逻辑单元电路。3、（）在基本RS触发器的基础上，加两个或非门即可构成同步RS触发器。4、（）JK触发器都是下降沿触发，D触发器都是上升沿触发的。5、（）T触发器都是下降沿触发的。6、（）用D触发器组成的数据寄存器在寄存数据时必须先清零，然后才能输入数据。7、（）移位寄存器除具有寄存器的功能外，还可将数码移位。8、（）计数脉冲引至所有触发器的CP端，使应反转的触发器同时翻转，称同步计数器。9、（）计数脉冲引至所有触发器的CP端，使应反转的触发器同时翻转，称异步计数器。10、（）二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。11、（）只要将移位寄存器的最高位的输出端接至最低位的输入端，即构成环形计数器。12、（）555定时器可以用外接控制电压来改变翻转电平。13、（）多谐振荡器是一种非正弦振荡器，他不需要外加输入信号，只要接通电源，靠自激产生矩形脉冲信号，其输出脉冲频率由电路参数R，C决定。14、（）多谐振荡器、单稳态触发器和施密特触发器输出的都是矩形波，因此它们在数字电路中得到广泛应用。15、（）555定时器组成的单稳态触发器是在TH端加入正脉冲触发的。16、（）单稳态触发器可以用来作定时控制。答案：1、√；2、√；3、×；4、×；5、×；6、×；7、√；8、√；9、×；10、×；11、√；12、√；13、√；14、√；15、×；16、√二、选择题：（请将唯一正确选项的字母填入对应的括号内）1、含用触发器的数字电路属于（B）。A．组合逻辑电路B．时序逻辑电路C．逻辑电路D．门电路2、时序逻辑电路中一定含（A）。A．触发器B．组合逻辑电路C．移位寄存器D．译码器3、根据触发器的（C），触发器可分为RS触发器、JK触发器、D触发器、T触发器等。A．电路结构B．电路结构和逻辑功能C．逻辑功能D．用途4、触发器的Rd端是（A）。A．高电平直接置零端B．高电平直接置1端C．低电平直接置零端D．低电平直接置1端5、某JK触发器，每来一个时钟脉冲就翻转一次，则其J，K端的状态应为（D）。A．J=1，K=0B．J=0，K=1C．J=0，K=0D．J=1，K=16、T触发器中，当T=1时，触发器实现（C）功能。A．置1B．置0C．计数D．保持7、四位并行输入寄存器输入一个新的四位数据时需要（B）个CP时钟脉冲信号。A．0B．1C．2D．48、同步计算器是指（B）的计数器。A．由同类型的触发器构成B．各触发器时钟端连在一起，统一由系统时钟控制C．可用前级的输出做后级触发器的时钟D．可用后级的输出作前级触发器的时钟9、同步时序电路和异步时序电路比较，其差异在于后者（B）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关10、在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（C）个。A．4B．5C．6D．811、由n位寄存器组成的扭环移位寄存器可以构成（B）进制计数器。A．nB．2nC．4nD．6n12、555定时器中的缓冲器的作用是（D）。A．反相B．提高带负载能力C．隔离D．提高带负载能力同时具有隔离作用13、多谐振荡器有（C）。A．两个稳定状态B．一个稳定状态，一个暂稳态C．两个暂稳态D．记忆二进制数的功能14、施密特触发器的主要特点是（A）。A．有两个稳态B．有两个暂稳态C．有一个暂稳态D．有一个稳态15、单稳态触发器的主要用途是（D）。A．产生锯齿波B.产生正弦波C.触发D.整形三、分析题1、某同步触发器的输入端、和的波形如图8-1所示，设触发器的初始状态为1，试画出可控触发器输出端的波形图。图8-1分析1题图解：某同步触发器的输入端、和的波形的对应关系如图8-4所示。逻辑状态表如表8-1所示。图8-2题1波形分析表8-1同步触发器的逻辑状态表功能0╳╳001保持110100001保持0011001001复位0110110010置位1011011001不定（禁用）11110的初始状态为“1”，第一个CP脉冲的高电平使，，同步触发器处于置位状态，，CP脉冲低电平使同步触发器处于保持状态；第二个CP脉冲的高电平期间，先出现的是，，同步触发器处于保持状态，；CP脉冲低电平使同步触发器处于保持状态；第三个CP脉冲的高电平期间，先出现的是，，同步触发器处于复位状态，；CP脉冲低电平使同步触发器处于保持状态；第四个CP脉冲的高电平期间，，，即：。由此可得出的波形如图8-6所示。2、某触发器电路如图8-2（a）所示，其输入端、、和的波形如图8-2（b）所示，试画出触发器输出端的波形图。图8-2题2图解：由图8-2（a）可得：；是清零端，低电平有效；脉冲下降沿有效、、和的波形对应关系如图8-2（b）所示。（1）电路首先在的作用下进行清零，使；（2）在第一个的下降沿时，，,；在第二个的下降沿时，，，；在的作用下进行清零，使；在第三个的下降沿时，，所以电路继续保持在清零状态；在第四个的下降沿时，，,；在第五个的下降沿时，，,；在第六个的下降沿时，，，；由此可得到电路输出的波形如图8-3所示。图8-3题2波形分析3、某触发器电路如图8-4（a）所示，其输入端、和的波形如图8-4（b）所示，试画出触发器输出端和输出量的波形图。图8-4题3图解：由图8-4（a）可得：；，脉冲上升沿有效，输入端、、、触发器输出端和输出量的波形对应关系如图8-5所示。图8-5题3波性分析4、已知时钟脉冲的波形如图8-6所示，设它们初始状态均为“1”。要求：（1）试分别画出图中各触发器输出端的波形；（2）指出哪些触发器电路具有计数功能。图8-6题4图解：由图8-6可得各图的输入与输出之间的关系为：（a）；（b）；（c）；（d）；脉冲上升沿有效，输出波形如图8-7所示。图8-7输出、、、波形（e）；（f）；（g）；（h）；脉冲下降沿有效，输出波形如图8-8所示。图8-8输出、、、波形5、由触发器和触发器构成的时序电路如图8-9（a）所示，已知两个触发器的初始状态均为“11”时钟脉冲的波形如图8-9（b）所示，试画出触发器和触发器输出端和的波形图。图8-9题5图解：由图8-9所示可知：，，，则：，脉冲下降沿有效；，则：；脉冲上升沿有效；由此可得输出波形如图8-10所示。图8-10题5波形分析6、由触发器构成的时序逻辑电路如图8-11所示，已知时钟脉冲和输入变量的波形，试画出各触发器输出端的波形。设各触发器的初始状态为“101”。图8-11题6图解：由图8-11所示可知,电路是同步电路，电路共用一个钟脉冲，下降沿有效；可得：，，则：；，，则：；，，则：；由此可得波形如图8-12所示。图8-12题6波形分析7、试分析如图8-13所示电路实现何种逻辑功能，其中是控制端，对和分别分析。设所有触发器的初始状态为“00”。图8-13题7图解：（1）根据图8-13可知，电路是同步时序逻辑电路，写出CP的逻辑表达式为：（2）写出各个触发器的的驱动方程：；（3）确定触发器的状态方程，因为：，所以可得状态方程为：当，触发器的初始状态为“00”时，列出时序逻辑电路的逻辑状态表，如表8-1所示。表8-1题7时序电路逻辑状态表顺序100102100130100400当，触发器的初始状态为“00”时，列出时序逻辑电路的逻辑状态表，如表8-2所示。表8-2题7时序电路逻辑状态表顺序100012011031000400本电路的功能可实现的功能：当，数据右移；当，数据左移。8、如图8-14所示由触发器构成的时序逻辑电路，设的初始状态为“111”。要求：（1）各触发器输入端的逻辑关系式；（2）画出该电路的的波形图；（3）根据所得的波形图，试判断该电路是几进制的计数器？（4）判断该电路是同步计数器还是异步计数器？图8-14题8图解：（1）根据图8-14可知，电路是同步时序逻辑电路，写出CP的逻辑表达式为：（2）写出各个触发器的的驱动方程：；；（3）确定触发器的状态方程，因为：，所以可得状态方程为：；；（4）列出时序逻辑电路的逻辑状态表，如表8-3所示。表8-3题8时序电路逻辑状态表顺序111101020101003100001400101150111116111（5）电路输出的时序波形图如图8-15所示。图8-15题8电路输出波形图（6）自启动功能分析由表8-3可知，电路输出端没有出现“000”、“101”和“110”状态。假设电路的初始状态为“000”，在一个脉冲下降沿后可得：，然后开始循环；假设电路的初始状态为“101”，在一个脉冲下降沿后可得：，然后开始循环；假设电路的初始状态为“110”，在一个脉冲下降沿后可得：，然后开始循环，如图8-16所示。电路在脉冲作用下能够从无效状态自动进入有效循环，说明该电路具有自启动功能。图8-16电路的状态循环图（）结论：此电路为具有自启动功能的同步五进制加法计数器。9、如图8-17所示为某一计数器电路。设各触发器的初始状态为“001”。要求：（1）判断此电路是同步计数器还是异步计数器；（2）写出各触发器输入端的逻辑关系式；（3）写出该计数器输出端的状态表。图8-17题9图解：解：（1）根据图8-17可知，电路是异步时序逻辑电路，CP脉冲是FF0的时钟脉冲；是FF1和FF2的时钟脉冲；（2）写出各个触发器的的驱动方程：；；（3）确定触发器的状态方程，因为：，所以可得状态方程为：（4）列出时序逻辑电路的逻辑状态表，如表8-4所示。表8-4题9时序电路逻辑状态表顺序100101020100113011100410010151010006000001001（5）自启动功能分析由表8-4可知，电路输出端没有出现“110”、“111”三个状态。假设电路的初始状态为“110”，在脉冲作用下，在第二个脉冲作用下，由此可知，电路在脉冲作用下能从无效状态自动进入有效循环，说明该电路具有自启动功能。10、分别采用归零法和置位法，用74LS290实现一个三十二进制计数器。解：（1）归零法1）确定芯片个数：构成三十二进制计数器，需要用两片74LS290异步二-五-十进制计数器芯片级联才能实。其中，74LS290（1）为“个位”计数器，74LS290（2）为“十位”计数器。2）计数脉冲的确定：两片芯片均采用十进制计数模式，故每个芯片的均与本芯片的相连，送入时钟脉冲。其中，三十二进制计数电路的总时钟脉冲送入74LS290（1）的端；74LS290（2）的端与74LS290（1）的端相连，每当74LS290（1）从“1001”状态变化到“0000”状态时，从“1”变成“0”，即74LS290（2）的端有一个下降沿，“十位”计数器加“1”。3）确定归零状态：采用归零法，要求实现三十二进制计数，所以选择“32”对应的8421BCD码作为归零状态，即：“00110010”。74LS290集成计数器的清零端和需要“1”信号，电路强制清零，所以归零信号为74LS290（1）的与74LS290（2）的的与门信号同时接入两个芯片的,逻辑电路图如图8-18所示。图8-18由74LS290集成计数器构成三十二进制计数电路（归零法）（2）置位法采用置位法实现三十二进制计数功能要需要用两片74LS290异步二-五-十进制计数器芯片级联才能实。两片芯片的级联方法一样；和均接地；置位信号选择“31”对应的8421BCD码作为归零状态，即：“00110001”，即：74LS290（2）的与74LS290（1）的的“与门”信号同时接入两个芯片的，如图8-19所示。图8-19由74LS290集成计数器构成三十二进制计数电路（置位法）11、分别采用归零法和置位法