《电子技术及应用 第2版》 第八章思考与练习答案

PAGE13PAGE第八章思考与练习答案1、某同步触发器的输入端、和的波形如图8-1所示，设触发器的初始状态为1，试画出可控触发器输出端的波形图。图8-1分析1题图解：某同步触发器的输入端、和的波形的对应关系如图8-2所示。逻辑状态表如表8-1所示。图8-2题1波形分析表8-1同步触发器的逻辑状态表功能0╳╳001保持110100001保持0011001001复位0110110010置位1011011001不定（禁用）11110的初始状态为“1”，第一个CP脉冲的高电平使，，同步触发器处于置位状态，，CP脉冲低电平使同步触发器处于保持状态；第二个CP脉冲的高电平期间，先出现的是，，同步触发器处于保持状态，；CP脉冲低电平使同步触发器处于保持状态；第三个CP脉冲的高电平期间，先出现的是，，同步触发器处于复位状态，；CP脉冲低电平使同步触发器处于保持状态；第四个CP脉冲的高电平期间，，，即：。由此可得出的波形如图8-2所示。2、某触发器电路如图8-3（a）所示，其输入端、、和的波形如图8-3（b）所示，试画出触发器输出端的波形图。图8-3题2图解：由图8-3（a）可得：；是清零端，低电平有效；脉冲下降沿有效、、和的波形对应关系如图8-3（b）所示。（1）电路首先在的作用下进行清零，使；（2）在第一个的下降沿时，，,；在第二个的下降沿时，，，；在的作用下进行清零，使；在第三个的下降沿时，，所以电路继续保持在清零状态；在第四个的下降沿时，，,；在第五个的下降沿时，，,；在第六个的下降沿时，，，；由此可得到电路输出的波形如图8-4所示。图8-4题2波形分析3、某触发器电路如图8-5（a）所示，其输入端、和的波形如图8-5（b）所示，试画出触发器输出端和输出量的波形图。图8-5题3图解：由图8-5（a）可得：；脉冲上升沿有效，输入端、、、触发器输出端和输出量的波形对应关系如图8-6所示。图8-6题3波性分析4、已知时钟脉冲的波形如图8-7所示，设它们初始状态均为“1”。要求：（1）试分别画出图中各触发器输出端的波形；（2）指出哪些触发器电路具有计数功能。图8-7题4图解：由图8-7可得各图的输入与输出之间的关系为：（a）；（b）；（c）；（d）；脉冲上升沿有效，输出波形如图8-8所示。图8-8输出、、、波形（e）；（f）；（g）；（h）；脉冲下降沿有效，输出波形如图8-9所示。图8-9输出、、、波形5、由触发器和触发器构成的时序电路如图8-10（a）所示，已知两个触发器的初始状态均为“11”时钟脉冲的波形如图8-10（b）所示，试画出触发器和触发器输出端和的波形图。图8-10题5图解：由图8-10所示可知：，，，则：，脉冲下降沿有效；，则：；脉冲上升沿有效；由此可得输出波形如图8-11所示。图8-11题5波形分析6、由触发器构成的时序逻辑电路如图8-12所示，已知时钟脉冲和输入变量的波形，试画出各触发器输出端的波形。设各触发器的初始状态为“101”。图8-12题6图解：由图8-12所示可知,电路是同步电路，电路共用一个钟脉冲，下降沿有效；可得：，，则：；，，则：；，，则：；由此可得波形如图8-13所示。图8-13题6波形分析7、如图8-14所示为某一计数器电路。设各触发器的初始状态为“001”。要求：（1）判断此电路是同步计数器还是异步计数器；（2）写出各触发器输入端的逻辑关系式；（3）写出该计数器输出端的状态表。图8-14题7图解：（1）根据图8-14可知，电路是异步时序逻辑电路，CP脉冲是FF0的时钟脉冲；是FF1和FF2的时钟脉冲；（2）写出各个触发器的的驱动方程：；；（3）确定触发器的状态方程，因为：，所以可得状态方程为：（4）列出时序逻辑电路的逻辑状态表，如表8-2所示。表8-2题7时序电路逻辑状态表顺序100101020100113011100410010151010006000001001（5）自启动功能分析由表8-2可知，电路输出端没有出现“110”、“111”三个状态。假设电路的初始状态为“110”，在脉冲作用下，在第二个脉冲作用下，由此可知，电路在脉冲作用下能从无效状态自动进入有效循环，说明该电路具有自启动功能。8、分别采用归零法和置位法，用74LS290实现一个三十二进制计数器。解：（1）归零法1）确定芯片个数：构成三十二进制计数器，需要用两片74LS290异步二-五-十进制计数器芯片级联才能实。其中，74LS290（1）为“个位”计数器，74LS290（2）为“十位”计数器。2）计数脉冲的确定：两片芯片均采用十进制计数模式，故每个芯片的均与本芯片的相连，送入时钟脉冲。其中，三十二进制计数电路的总时钟脉冲送入74LS290（1）的端；74LS290（2）的端与74LS290（1）的端相连，每当74LS290（1）从“1001”状态变化到“0000”状态时，从“1”变成“0”，即74LS290（2）的端有一个下降沿，“十位”计数器加“1”。3）确定归零状态：采用归零法，要求实现三十二进制计数，所以选择“32”对应的8421BCD码作为归零状态，即：“00110010”。74LS290集成计数器的清零端和需要“1”信号，电路强制清零，所以归零信号为74LS290（1）的与74LS290（2）的的与门信号同时接入两个芯片的,逻辑电路图如图8-15所示。图8-15由74LS290集成计数器构成三十二进制计数电路（归零法）（2）置位法采用置位法实现三十二进制计数功能要需要用两片74LS290异步二-五-十进制计数器芯片级联才能实。两片芯片的级联方法一样；和均接地；置位信号选择“31”对应的8421BCD码作为归零状态，即：“00110001”，即：74LS290（2）的与74LS290（1）的的“与门”信号同时接入两个芯片的，如图8-16所示。图8-16由74LS290集成计数器构成三十二进制计数电路（置位法）9、分别采用归零法和置位法，用74LS161实现一个三十二进制计数器。解：（1）清零法将两片74LS161级联，个位74LS161（1）进位端连到十位74LS161（2）的EP和ET上，两片芯片的时钟脉冲输入端连在一起。接“1”，复位信号取自74LS161（2）的，如图8-17所示。图8-17由74LS