数字电路与逻辑设计智慧树知到期末考试答案章节答案2024年青岛大学

数字电路与逻辑设计智慧树知到期末考试答案+章节答案2024年青岛大学逻辑函数的无关项包括（

）

答案:任意项###约束项T触发器的主要功能包括（

）

答案:翻转###保持逻辑代数中的三种基本运算是（

）。

答案:与###或###非时序电路的等价状态是指在相同的输入下有相同的输出，并转换到同一个次态去的两个状态。

答案:对普通编码器在任意时刻允许多个输入请求编码信号有效。

答案:错如果在一定条件下，逻辑函数可以简化成或，则可以判定存在竞争-冒险现象。

答案:对将十进制数的十个数字编成二进制代码的过程叫做BCD编码。

答案:对格雷码每一位的状态变化都没有规律可循。

答案:错与非运算的规则是：输入变量中只要有1个

0

，结果就是

0

；只有当全部输入变量都是

1

时，结果才是

1

。（

）

答案:错CMOS电路是电流控制器件。

答案:错约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）

答案:对D触发器的现态是与原态无关的。（

）

答案:对根据对偶规则，如果2个逻辑式相等，则他们的对偶式也相等。（

）

答案:对凡是采用主从SR结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式。

答案:对A+AB=A+B。（）

答案:错十进制的整数不能转换为等值的二进制数。（

）

答案:错逻辑函数的公式化简法很容易判断其结果是否最简。

答案:错数字电路中，驱动门的拉电流是指其输出低电平时的电流。

答案:错常用的26个英文字符的大小写在计算机中是用其ASCⅡ码来表示的。

答案:对移位寄存器的右移是指从高位移到低位。

答案:错用清零法来改变由8位二进制加法计数器的模值，可以实现（）模值范围的计数器。

答案:1~256下列逻辑函数表达式中可能存在竞争冒险的是（）

答案:F=(A+B)(Bʹ+C)在下列各图中,异或逻辑Y对应的逻辑图是(

)

答案:L=AB+C的对偶式为（）

答案:(A+B)C有S1，S2两个状态，条件（）可以确定S1和S2不等价。

答案:次态不同半导体数码管的每个显示线段都是由()构成的。

答案:发光二极管全体最大项之积为（

）。

答案:1把代码的特定含义翻译出来的过程称为()。

答案:译码下列存储器需要定期刷新的是（）

答案:DRAM计算机的层次存储系统中，高速缓存通常采用（）构成。

答案:SRAMTTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=110时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（）

答案:10111111在四变量卡诺图中，逻辑上不相邻的一组最小项为（）

答案:m2和m8设计一个能存放8位二进制代码的寄存器,需要由()个触发器构成

答案:8在正常工作状态下，既可以读操作又可以写操作的存储器为（）。

答案:RAM用低电平为输出有效的译码器实现组合逻辑电路时,还需要()。

答案:与非门用清零法来改变由两位十进制数的加法计数器的模值，可以实现（）模值范围的计数器。

答案:1~100在组合逻辑电路的分析和设计方法中,都要用到的工具是(

)。

答案:真值表指出下列电路中能够把串行数据变成并行数的电路应该是（）

答案:移位寄存器以下关于十进制代码的编码方案中，属于无权码的是（）

答案:余3码用与非门组成的基本RS触发器，不能正常工作的触发信号组合是（）。

答案:SD′=0，RD′=0属于组合逻辑电路的部件是（）

答案:编码器ROM存储器具有（）功能。

答案:只读随机存取存储器具有（）功能。

答案:读/写从制造工艺上考虑，双极型的存储器比MOS型的存储器功耗低，集成度高。

答案:错EPROM比E2PROM具有更快的擦除改写速度。

答案:错从开关速度方面考虑，DRAM芯片比SRAM芯片速度快。

答案:错由于DRAM的存储单元的结构非常简单，所以它所能达到的集成度远高于SRAM。

答案:对存储容量为8K×8位的ROM存储器，其地址线为（）条。

答案:13计算机的层次存储系统中，主存通常采用（）构成。

答案:DRAM静态存储器的存储单元是在静态触发器的基础上附加门控管而构成的。

答案:对只能按地址读出信息，而不能写入信息的存储器为（）

答案:ROM2K×16b的存储器芯片，其存储容量有（）

答案:4096B移位寄存器的左移是指从低位移到高位。

答案:错一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为()。

答案:1111已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和正脉冲宽度是()。

答案:10个CP脉冲,正脉冲宽度为2个CP周期同步清除计数器是指()的计数器

答案:清除信号与时钟信号同时有效才能清除的构成模值为256的二进制计数器,需要()级触发器。

答案:8计数器除了能对输入脉冲进行计数，还能作为分频器用。

答案:对同步计数器是指()的计数器

答案:各触发器时钟端连在一起,统一由系统时钟控制若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为()

答案:1000时序电路不含有记忆功能的器件。

答案:错可以用来实现并/串转换和串/并转换的器件是()

答案:移位寄存器8位移位寄存器可以存放()位二进制代码。

答案:8由或非门构成的基本RS锁存器的约束条件是SDRD=0。

答案:对关于各种触发器的描述，下列说法错误的是（）

答案:脉冲触发器的次态只考虑CLK下降沿到达时输入的逻辑状态，从而决定次态的变化。脉冲触发器比边沿触发器的的抗干扰性好。

答案:错锁存器或触发器的0态是指（）

答案:Q=0,Qʹ=1主从JK触发器在CLK=1期间，存在一次性变化。

答案:对Tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为四分频器使用。

答案:错下列说法正确的是（）

答案:主从JK触发器没有空翻现象T触发器中，当T=1时，触发器实现（）功能。

答案:计数边沿结构的基础JK触发器是在CLK时钟的（）触发的。

答案:上升沿主从RS触发器在CLK=1期间，RS之间不存在约束。

答案:错编码器74HC148的输出信号输出选通标志有效表示编码器工作并且有有效编码信号输入。

答案:错在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。

答案:对异或逻辑门完成的运算也称为模2加。

答案:对当门电路的2个输入信号同时向相同方向跳变时，由于变化的速度不一样而在输出端产生错误的尖峰脉冲，这种现象称为竞争-冒险现象。（）

答案:错用代码代表特定信号或者将代码赋予特定含义的过程称为()

答案:编码在组合逻辑电路的常用设计方法中,可以用()来表示逻辑抽象的结果。

答案:真值表用高电平为输出有效的译码器实现组合逻辑电路时,还需要()

答案:或门组合逻辑电路的竞争-冒险是由于()引起的。

答案:电路中存在延迟在下列电路中,只有()属于组合逻辑电路。

答案:数据选择器TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（）

答案:11011111一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

答案:8一个64选1的数据选择器有（）个选择控制信号输入端。

答案:6只考虑本位数而不考虑低位来的进位的加法称为()。

答案:半加在二进制译码器中,若输入有4位代码,则输出有()个信号。

答案:16数字电路中，驱动门的输出低电平最大值VOLmax与负载门G2输入低电平最大值VILmax的关系应满足VOLmax≤VILmax。

答案:对下列门电路工作速度最快的一种是（）。

答案:TTL数字电路中，驱动门的灌电流是指其输出高电平时的电流。

答案:错漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。

答案:错对TTL与非门多余输入端的处理，不能将它们（）。

答案:接地

答案:CMOS或非门为实现数据传输的总线结构，要选用（）门电路。

答案:三态

答案:对OD门的中文含义是集电极开路门电路。

答案:错输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。

答案:OC因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

答案:错逻辑变量的取值，1比0大。

答案:错相邻最小项是指只有1个变量不同的最小项。（）

答案:对函数F=AB+BC+AC与P=AʹBʹ+BʹCʹ+AʹCʹ()

答案:互为反函数n个变量可以构成()个最小项。

答案:2n对任一逻辑式Y，若将其中所有的与换成或，或换成与，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式。

答案:错标准或与式是由()构成的逻辑表达式。

答案:最大项之积逻辑函数F=(A+BCʹ)ʹ(A+B),当ABC的取值为()时,F=1。

答案:011根据对偶规则，已知等式A（B+C）=AB+AC成立，则等式A+BC=（A+B）（A+C）()

答案:必然成立在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（）；对于变量的任一组取值，全体最小项之和为（）。

答案:0，1函数F=((A+B)ʹ+(B+C)ʹ+(C+A)ʹ)ʹ是最简()表达式。

答案:或非或非在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于1。

答案:错两个数相减一定不会产生溢出现象。

答案:错周围环境的温度属于模拟量。

答案:对十进制数28.43的余3BCD码是()

答案:01011011.01110110十进制数127.25对应二进制数为()。

答案:1111111.01判断两个符号相同的二进制数相加会产生溢出的依据是符号位是否发生变化。

答案:对在数字电路和计算机中,只用()种符号来表示信息

答案:2以下关于格雷码的特点描述正确的是()

答案:相邻2个代码之间只有1位不同将二进制、八进制和十六进制数转换为十进制数的共同规则是()。

答案:按权展开负零的补码表示为（）

答案:000…00常用的26个英文字符的大小写在计算机中是用其8421BCD码来表示的。

答案:错数字信号是在数值上和时间上都是不连续的,()是数字信号的典型代表

答案:矩形波表示一个三位十进制数至少需要（）位二进制数。

答案:10三态输出门电路的三种输出状态为（

）

答案:1态###0态###高阻态逻辑函数的表示方法有（

）

答案:逻辑式###逻辑图###波形图###真值表关于十进制小数转换为二进制的方法的描述中，正确的是（

）

答案:乘2直到小数为0为止###结果从上往下取用74161构成八进制加计数器时，可采用的方法为（

）。

答案:异步清零###同步置数两个1位二进制数A和B比较的结果有（

）。

答案:AB###A=B十六进制数据比同样位数的二进制数据表示的数据范围大。

答案:对同一种逻辑功能的触发器可以用不同的电路结构实现。

答案:对由与非门构成的基本RS锁存器的约束条件是SDRD=0。

答案:错

答案:错在逻辑函数中，对于变量的任一组取值，全体最小项之和为1。

答案:对数据分配器其功能相当于多输出的单刀多掷开关。

答案:对在时间和幅度上都断续变化的信号是数字信号，语言信号是数字信号。

答案:错根据对偶规则，如果2个逻辑式相等，则他们的对偶式不一定相等。

答案:对OC门的中文含义是漏极开路门电路。

答案:错Tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为二分频器使用。

答案:对用同一种电路结构形式可以作成不同逻辑功能的触发器。

答案:对组合逻辑电路的竞争-冒险是由于电路有多个输入引起的。

答案:错16个触发器构成计数器，该计数器可能的最大计数模值是162。

答案:错在逻辑函数中，对于变量的任一组取值，全体最大项之积为1。

答案:错超前进位加法器的工作特点是指在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。

答案:对从集成度方面考虑，SRAM芯片高于DRAM芯片。

答案:错异步时序电路中各触发器的状态都是同时翻转的。

答案:错减法运算可以转换成加法运算和求补运算来完成。

答案:对八路数据分配器的地址输入端有8个。

答案:错用BCD代码表示十进制数时，最高位和最低位的0不可以省略。（

）

答案:对以下编码中，零的表示形式是唯一的编码是（）

答案:补码5变量的最小项应为（

）个.

答案:32能使逻辑函数F=A+B+C+D均为1的输入变量组合是()。

答案:1101,0001,0100,1000用低电平为输出有效的译码器实现组合逻辑函数电路时,还需要()。

答案:与非门3/8线译码器，若译码器为输出高电平有效，若输入为A2A1A0=011时，输出Y7Y6Y5Y4Y3Y2Y1Y0为（）

答案:00001000用来判断电路全部输入中1的个数奇偶性的电路称为()。

答案:奇偶校验器对于N沟道增强型MOS管，当其漏极输出为高电平时，此时MOS工作在（）

答案:截止区N个触发器可以构成最大计数长度（进制数）为（）的计数器。

答案:2N###2N16位移位寄存器可以存放()位二进制代码。

答案:16在二进制译码器中,若输入有3位代码,则输出有()信号。

答案:8个相同为“0”，不同为“1”它的逻辑关系是（）

答案:异或时序逻辑电路中必须有（）.

答案:时钟信号异步计数器是指()的计数器