《物联网实例开发教程》课件第五章 无线射频芯片CC2430

5.1主要特性5.2引脚和I/O口配置5.3CC2430CPU介绍5.4外部设备5.5无线模块5.1主要特性CC2430是TI公司为Zigbee应用方案量身定做的一款SOC芯片，在单个芯片上整合了一个高性能的RF收发器CC2420、一个增强功能的8051内核、8 KB的RAM，以及其他一些强大的功能模块。根据内置Flash大小的不同，CC2430又包括3个版本：CC2430F32/64/128，它们的FLASH大小分别为32 KB、64 KB和128 KB。CC2430采用0.18 μmCMOS工艺制成，在接收和发射模式下，电流损耗分别低于27 mA和25 mA。CC2430具有休眠模式和短时间切换到主动模式的功能，非常适合于电池供电，以及需要长时间工作的场合。CC2430芯片的主要特性如下：◆高性能和低功耗的8051微控制器核。◆集成符合IEEE802.15.4标准的2.4GHz的RF无线电收发机。◆优良的无线接收灵敏度和强大的抗干扰性。◆在休眠模式时的流耗为0.9 μA，外部的中断或RTC能唤醒系统在待机模式时的流耗少于0.6 μA，外部的中断能唤醒系统。◆硬件支持CSMA/CA功能。◆较宽的电压范围(2.0～3.6 V)。◆数字化的RSSI/LQI支持DMA功能。◆具有电池监测和温度感测功能。◆集成了14位模数转换的ADC。◆集成AES安全协处理器。◆带有2个强大的支持几组协议的USART，1个符合IEEE802.15.4规范的MAC计时器，1个常规的16位计时器和2个8位计时器。◆强大而灵活的开发工具。5.2引脚和I/O口配置CC2430芯片采用7 mm × 7 mm的QLP封装，共有48个外部引脚，如图5-1所示，全部的引脚可分为I/O功能引脚、电源线引脚和控制线引脚三类。在CC2430芯片的内面，是一个裸露的接地衬垫，在设计PCB时，这个衬垫应该接地处理。5.2.1I/O功能引脚CC2430有21个可编程的I/O引脚，分为三组P0、P1和P2，其中P0、P1口是完全的8位口，P2口只有5个可使用的位。这些I/O端口可以通过特殊功能寄存器进行位寻址，也可以进行字节寻址。通过软件设定SFR寄存器的相关位，可将这些引脚配置为通常的I/O口或作为其他可选的特殊功能。I/O口有以下的关键特性：(1)可配置的数字输入\输出口。(2)可设置为GPIO口使用。(3)输入时有上拉和下拉能力。(4)具有响应外部中断的能力。全部21个数字I/O口引脚都具有响应外部中断的能力。因此，外部设备可以产生中断信号，在需要时，外部中断事件也可用来把系统从休眠模式中唤醒。相关的引脚描述如下：◆1～6脚(P1_2～P1_7)：具有4 mA输出驱动能力。◆8～9脚(P1_0～P1_1)：具有20 mA的驱动能力。◆11～18脚(P0_0～P0_7)：具有4 mA输出驱动能力。◆43，44，45，46，48脚(P2_4，P2_3，P2_2，P2_1，P2_0)：具有4 mA输出驱动能力。5.2.2电源线引脚功能电源线相关的引脚描述如下：◆7脚(DVDD)：为I/O口提供2.0～3.6 V的工作电压。◆20脚(AVDD_SOC)：为模拟电路连接2.0～3.6 V的电压。◆23脚(AVDD_RREG)：为模拟电路连接2.0～3.6 V的电压。◆24脚(RREG_OUT)：为25，27～31，35～40引脚提供1.8 V的稳定电压输出。◆25脚(AVDD_IF1)：为接收器波段滤波器、模拟测试模块和VGA的第一部分电路提供1.8V电压。◆27脚(AVDD_CHP)：为环状滤波器的第一部分电路和充电泵提供1.8 V电压。◆28脚(VCO_GUARD)：VCO屏蔽电路的报警连接端口。◆29脚(AVDD_VCO)：为VCO和PLL环滤波器的最后部分电路提供1.8 V电压。◆30脚(AVDD_PRE)：为预定标器、Div2和LO缓冲器提供1.8 V的电压。◆31脚(AVDD_RF1)：为LNA、前置偏置电路和PA提供1.8 V的电压。◆33脚(TXRX_SWITCH)：为PA提供调整电压。◆35脚(AVDD_SW)：为LNA/PA交换电路提供1.8 V电压。◆36脚(AVDD_RF2)：为接收和发射混频器提供1.8 V电压。◆37脚(AVDD_IF2)：为低通滤波器和VGA的最后部分电路提供1.8 V电压。◆38脚(AVDD_ADC)：为ADC和DAC的模拟电路部分提供1.8 V电压。◆41脚(AVDD_DREG)：向电压调节器核心提供2.0～3.6 V电压。◆42脚(DCOUPL)：提供1.8 V的去耦电压，此电压不为外电路所使用。◆47脚(DVDD)：为I/O端口提供2.0～3.6 V电压。5.2.3控制线引脚功能CC2430其余的管脚为控制功能，提供复位、晶振和射频等相关信号。具体作用如下：◆10脚(RESET_N)：复位引脚，低电平有效。◆19脚(XOSC_Q2)：32 MHz的晶振引脚2。◆21脚(XOSC_Q1)：32 MHz的晶振引脚1，或外部时钟输入引脚。◆22脚(RBIAS1)：为参考电流提供精确的偏置电阻。◆26脚(RBIAS2)：提供精确电阻，43 kΩ，±1%。◆32脚(RF_P)：在RX期间向LNA输入正向射频信号；在TX期间接收来自PA的输入正向射频信号。◆34脚(RF_N)：在RX期间向LNA输入负向射频信号；在TX期间接收来自PA的输入负向射频信号。◆43脚(P2_4/XOSC_Q2)：32.768kHzXOSC的2.3端口。◆44脚(P2_4/XOSC_Q1)：32.768kHzXOSC的2.4端口。5.3CC2430CPU介绍CC2430包含了一个增强功能的8051内核，该内核使用标准的8051指令集，但是不同于传统的8051中一个机器周期需要12个振荡周期，CC2430的一个机器周期只需要一个振荡周期即可完成，能够提供高达8倍于传统8051内核的性能。除了在速度方面的改进外，CC2430在系统架构方面也做了一些改进，包括第二个数据指针和扩展的18个中断源。CC2430兼容标准的8051指令，即CC2430的目标代码与标准51的目标代码是完全兼容的，我们可以使用标准的8051编译器和汇编器。5.3.1复位CC2430有3个复位源，下面的事件均会导致一个复位产生：(1)强置RESET_N输入引脚为低电平；(2)电源启动复位；(3)看门狗定时器复位；复位以后，所有的I/O管脚被配置为上拉输入，CPU的PC指针变为0，程序从此处开始执行，所有的外设变为初始状态，看门狗定时器被禁止。5.3.2内存CC2430上有4种不同的内存空间：(1)程序代码区(CODE)：16位的只读存储器空间，用于存储程序代码。(2)数据区(DATA)：8位可读写数据空间，可以在单指令周期内直接或者间接地访问到，其中低128字节的空间可以直接或者间接访问，高128字节只能间接访问。(3)外部数据区(XDATA)：16位可读写数据空间，访问时需要4～5个指令周期，访问XDATA空间要比访问DATA空间慢很多，因为程序存储空间和外部数据空间共享CPU上的总线，在操作XDATA数据的时候，程序代码的预取指令并行进行。(4)特殊功能寄存器(SFR)：7位可读写寄存器，可以直接在单周期内访问，对于地址是8的倍数的空间，还可以进行位寻址。以上4种不同的存储空间不同于传统的8051结构，为了使DMA控制器能存取全部物理内存空间，全部物理空间都映射到XDATA内存空间。程序代码空间也可以选择，因此，全部物理空间可以统一映射到程序代码空间。5.3.3数据指针CC2430有2个数据指针(DPTRO和DPTRl)，主要用于代码和外部数据的存取。两个数据指针的宽度均为两个字节。在数据指针中，通过设置DPS寄存器就可以选择哪个指针在指令执行时有效(见表5-1)。5.3.4振荡器和时钟CC2430有一个内部系统时钟，该时钟的振荡源既可以采用16 MHz高频RC振荡器，也可以采用32 MHz晶体振荡器。时钟的控制可以由设置特殊功能寄存器的CLKCON字节来实现，同时系统时钟也可以提供给8051所有的外部设备使用。振荡器可以选择高精度的晶体振荡器，也可以选择低成本的RC振荡器。注意，执行RF收发器时，必须使用高精度的石英振荡器。5.3.5RAMCC2430有8 KB的静态RAM，当开机上电时，RAM里面的内容不是随机的，在所有的8 KBRAM中，高位4 KBRAM里面的数据在所有的电源模式下都会保持，而低4 KBRAM在从电源模式2和模式3返回到模式0的时候RAM里面的内容会丢失。5.4外部设备5.4.1GPIOI/O每个引脚通过独立编程可作为数字输入或数字输出，还可以通过软件设置改变引脚的输入/输出硬件状态配置和硬件功能配置，在应用I/O端口前需要通过不同的特殊功能寄存器对它进行配置。CC2430的I/O寄存器有19个，分别是P0、P1、P2、PERCFG、ADCCFG、P0SEI、P1SEL、P2SEL、P0DIR、P1DIR、P2DIR、P0INP、P1INP、P2INP、P0IFG、P1IFG、P2IFG、PICTL以及P1IEN。未使用的引脚应当定义电平，而不能悬空。一种方法是：该引脚不连接任何元器件，将其配置为具有上拉电阻器的通用输入口。这也是所有引脚在复位期间的状态，这些引脚也可以配置为通用输出口。为了避免额外的能耗，无论引脚配置为输入口还是输出口，都不可以直接与VDD或者GND连接。5.4.2DMA控制器CC2430内置一个存储器直接存取(DMA)控制器。该控制器可以用来减轻CPU传送数据时的负担，只需要CPU极少的干预，DMA控制器就可以将数据从ADC或RF收发器传送到存储器。DMA控制器匹配所有的DMA传送，以确保DMA请求和CPU存取之间按照优先等级协调、合理地进行。DMA控制器含有若干可编程设置的DMA信道，用来实现存储器到存储器的数据传送。由于SFR寄存器映射到DMA存储器空间，使得DMA信道的操作能够减轻CPU的负担。使用DMA可以保持CPU在休眠状态(即低能耗模式下)与外部设备之间传送数据，从而降低了整个系统的能耗。DMA控制器的主要性能如下：(1) 5个独立的DMA信道；(2) 3个可以配置的DMA信道优先级；(3) 31个可以配置的传送触发事件；(4)源地址和目标地址的独立控制；(5) 3种传送模式(单独传送、数据块传送和重复传送)；(6)支持数据从可变长度域传送到固定长度域；(7)既可以工作在字(word-size)模式，又可以工作在字节(byte-size)模式。5.4.3定时器CC2430/CC2431包括四个定时器：一个一般的16位定时器(Timer1)和两个8位定时器(Timer3、Timer4)，支持典型的定时/计数功能。一个16位MAC定时器(Timer2)用于为IEEE802.15.4的CSMA-CA算法和MAC层提供定时。由于三个一般定时器与普通的8051定时器相差不大，下面重点介绍MAC定时器(Timer2)。MAC定时器主要用于为802.15.4的CSMA-CA算法提供定时/计数和MAC层的普通定时。如果MAC定时器与睡眠定时器一起使用，当系统进入低功耗模块时，MAC定时器将提供定时功能。当系统进入和退出低功耗模式之前，使用睡眠定时器设置周期。MAC定时器的主要特征如下：(1) 16位定时/计数器提供的符码/帧周期为16 µs/320 µs；(2)可变周期可精确到31.25 ns；(3) 8位计时比较功能；(4) 20位溢出计数比较功能；(5)帧首定界符捕捉功能；(6)定时器启动/停止同步于外部32.768 MHz时钟以及由睡眠定时器提供定时；(7)比较和溢出产生中断；(8)具有DMA功能。当MAC定时器停止时，它将自动复位并进入空闲模式。当T2CNF.RUN设置为1时，MAC定时器将启动，它将进入定时器运行模式，此时MAC定时器要么立即工作，要么同步于32.768 MHz时钟；可通过向T2CNF.RUN写入0来停止正在运行的MAC定时器。5.4.4随机数发生器CC2430的随机数发生器可以产生伪随机字节，要想关闭随机数发生器，只要把ADCCON1的RCTRL位设置为0b11就可以了。想要使用随机数发生器，要满足两个条件：把ADCCON1.RCTRL设置正确，同时为随机数发生器提供输入信号。5.4.5AES协处理器CC2430数据加密是由支持高级加密标准的协处理器完成的。正是由于有了AES协处理器的加密/解密操作，极大地减轻了CC2430内置CPU的负担。AES协处理器具有下列特性：(1)支持IEEE802.15.4的全部安全机制；(2) ECB(电子编码加密)、CBC(密码防护链)、CBF(密码反馈)、OFB(输出反馈加密)、CTR(计数模式加密)和CBC-MAC(密码防护链消息验证代码)模式；(3)硬件支持CCM(CTR + CBC-MAC)模式；(4) 128位密钥和初始化向量(IV)/当前时间(Nonce)；(5) DMA传送触发能力。CPU与协处理器利用以下3个特殊功能寄存器进行通信：ENCCS(加密控制和状态寄存器)、ENCDI(加密输入寄存器)以及ENCDO(加密输出寄存器)。状态寄存器通过CPU直接读/写，而输入/输出寄存器则必须使用存储器直接存取(DMA)。有两个DMA信道必须使用：其中一个用于数据输入，另一个用于数据输出。在将命令写入寄存器ENCCS之前，DMA信道必须初始化。写入一条开始命令会产生一个DMA触发信号，传送开始。当每个数据块处理完毕时，产生一个中断，该中断用于发送一个新的开始命令到寄存器ENCCS。5.4.6电源控制CC2430有4种可变的电源模式，模式0～模式3。模式0是正常工作模式，模式3的功耗最低，系统可以通过外部中断和实时时钟进行唤醒，并进行电源模式的切换。为了达到降低功耗的目的，CC2430通过关闭不用的模块来降低静态电流消耗。5.4.7看门狗看门狗适用于CPU指针不正常运行时，对系统进行复位操作。看门狗常常用于电磁干扰比较大的场所，如果不使用看门狗，则相应的看门狗定时器可以作为其他一般功能的定时器来使用。CC2430的看门狗功能比较简单，只有一个配置寄存器WDCTL(0xC9)。系统复位后，看门狗功能被禁用，要启用看门狗，需把EN位设置为1。5.4.8串口USART0和USART1是串行通信接口，它们能够分别运行于异步UART模式或者同步SPI模式，两个USART具有同样的功能。UART模式：在UART模式中，接口使用2线或者含有RTS、CTS的4线。UART模式的操作具有下列特点：(1) 8位或者9位数据；(2)奇校验、偶校验或者无校验；(3)配置起始位和停止位电平；(4)配置LSB或者MSB首先传送；(5)独立收发中断；(6)独立收发DMA触发；(7)奇偶校验和帧校验出错状态。UART模式提供全双工传送，接收器中的位同步不影响发送功能。传送一个UART字节包含1个起始位、8个数据位、1个作为可选项的第9位数据，或者奇偶校验位再加上1个(或2个)停止位。注意，虽然真实的数据包含8位或9位，但是，数据传送只涉及一个字节。SPI模式：在SPI模式中，USART通过3线接口或4线接口与外部系统通信。接口包含引脚MOSI、MISO、SCK和SSN。SPI模式包含下列特征：(1) 3线或者4线SPI接口；(2)主/从模式；(3)可配置的SCK极性和相位；(4)可配置的LSB或MSB传送。当寄存器UxCSR的MODE设置为0时，选中SPI模式。在SPI模式中，USART可以通过寄存器UxCSR的SLAVE位来配置SPI为主模式或者从模式。5.4.9Flash控制器CC2430的Flash控制器主要对片内Flash的擦写操作进行处理，具有以下特性：(1)字节寻址；

(2) 32位4字节编程；(3)设置写保护位，保护代码安全；

(4) Flash的擦除操作为20ms，写操作时间典型为20 μs；(5)在低频CPU时钟读取操作时自动掉电。Flash的写操作可以通过向Flash控制器写入相关数值来启动，Flash在写入前一定要确保先完成了擦除操作。可以通过两种方式进行写操作：通过DMA操作和直接通过CPU写SFR进行。向FCTL(0xAE)的WRITE位写入1，启动Flash的写操作，要写入的地址由寄存器FADDRH和FADDDRL给出，在这个过程中，FCTL的SWBSY一直保持高电平。在写周期，FWDATA中的数据被写入Flash中，Flash是以32位进行编程操作的，因此，实际每向FWDATA中写入4次数据的时候才真正启动写一次Flash。当使用DMA写Flash时，要写入Flash中的数据存储在Data区或者是XDATA区，DMA通道负责把数据写入CC2430的写数据寄存器FWDATA中，同时要设置DMA的Flash触发事件位，当FWDATA寄存器准备好接收数据时，DMA通道就会把数据发送过来，发送的方式可以是固定块大小、单一模式或者是字节模式。CC2430的CPU也可以直接进行Flash操作，CPU把数据写入FWDATA中，然后查询FCTL寄存器的SWBSY位，以决定是否启动下一轮的写操作，在写周期中，CPU不能访问Flash。当SWBSY位为1时访问Flash，则会产生非法错误。5.5无线模块无线模块的核心部分是一个CC2430射频收发器。CC2430无线部分的主要参数如下：