《数字电子技术基础 第5版》 课件 王美玲 第6-8章 时序逻辑电路、脉冲波形的产生与整形、存储器和可编程逻辑器件

第6章时序逻辑电路目录26.1概述 6.2时序逻辑电路的分析方法 6.3常用中规模时序逻辑电路及其应用 6.4时序逻辑电路的设计 6.5综合应用 6.6用MultiSim分析时序逻辑电路6.7用VHDL设计任意进制计数器时序逻辑电路一般由组合逻辑电路和存储电路两部分组成，其输出不仅与输入有关还与电路原来的状态有关。6.1概述时序逻辑电路的结构框图3输入输出驱动输入状态输出时序逻辑电路描述方法：输出方程、时钟方程、驱动方程和状态方程时钟方程：各触发器时钟表达式。时序逻辑电路的结构框图输出方程F=f(A,Q) 驱动方程D=g(A,Q)状态方程Q(tn+1)=h(D,Q(tn))46.1概述时序逻辑电路的分类：1.按照存储单元状态变化的特点

同步时序逻辑电路：所有触发器的状态变化都是在同一时钟信号的同一边沿发生的

异步时序逻辑电路：各触发器状态的变化不是同时发生56.1概述时序逻辑电路的分类：2.按照输出信号的特点

米里(Mealy)型：输出状态不仅与存储电路的状态有关，而且还与输入有关

摩尔(Moore)型：输出状态仅与存储电路的状态有关66.1概述注：有些电路没有组合逻辑电路；有些电路除时钟外没有输入信号。时序逻辑电路的分类：3.按逻辑功能划分计数器寄存器（移位寄存器）顺序脉冲发生器序列信号发生器等。76.1概述时序逻辑电路的分析步骤6.2时序逻辑电路的分析时序逻辑电路分析的一般步骤状态方程时钟方程驱动方程输出方程逻辑功能特性方程状态转换表状态转换图时序图8时序逻辑电路的描述方法：状态转换表、状态转换图或时序图。状态转换真值表（简称状态转换表）：

将触发器的状态方程及输出方程用表格的形式来描述，以表示触发器在时钟脉冲作用下的状态转换情况。96.2时序逻辑电路的分析时序逻辑电路的描述方法：状态转换表、状态转换图或时序图。状态转换图：将时序逻辑电路触发器输出的状态组合用圆圈圈起来，用箭头表示状态转换过程。000001Q2Q1Q00/0A/F106.2时序逻辑电路的分析时序逻辑电路的描述方法：状态转换表、状态转换图或时序图。时序图：在序列时钟脉冲作用下时序逻辑电路触发器的状态、电路的输出状态随时间变化的波形图。116.2时序逻辑电路的分析【例6-1】分析下图所示时序逻辑电路，要求写出驱动方程和状态方程，说明其逻辑功能。6.2.1同步时序逻辑电路的分析分析：各触发器均在CP的下降沿进行触发，电路为同步时序逻辑电路121.写出驱动方程2.列状态方程T触发器特性方程状态方程136.2.1同步时序逻辑电路的分析状态方程143.分析电路功能，方法一通过状态转换表进行分析假定初态，代入状态方程，求次态；再将次态作为初态，代入状态方程，求出下一个次态。依次循环便得状态转换表。6.2.1同步时序逻辑电路的分析列状态转换表的第二种方法：驱动方程156.2.1同步时序逻辑电路的分析166.2.1同步时序逻辑电路的分析电路功能描述：不能自启动的同步6进制计数器驱动方程17分析逻辑功能第二种方法：利用状态转换图6.2.1同步时序逻辑电路的分析驱动方程T触发器特性方程状态方程18分析逻辑功能第二种方法：状态转换图6.2.1同步时序逻辑电路的分析状态转换图：各触发器输出状态的组合用圆圈圈起来，用箭头表示状态转换过程，箭头出发点为初态，箭头到达点为次态。000001Q2Q1Q0011111110100010101电路功能描述：不能自启动的同步6进制计数器19状态方程6.2.1同步时序逻辑电路的分析状态方程电路功能描述：不能自启动的同步6进制计数器20分析电路逻辑功能的第三种方法：时序图6.2.1同步时序逻辑电路的分析6.2.2异步时序逻辑电路的分析21在异步时序逻辑电路中，触发器的时钟不同，或时钟相同但触发的边沿不同。分析异步时序逻辑电路时，一定要注意状态方程有效的时钟条件。只有满足时钟条件的触发器状态才可能发生变化；不具备时钟条件的触发器保持原状态不变。22【例题】分析TTL门电路构成的时序逻辑电路的逻辑功能。要求写出驱动方程、时钟方程和状态方程，画出状态转换图，说明其逻辑功能。6.2.2异步时序逻辑电路的分析分析：触发器触发脉冲不一致，电路为异步时序逻辑电路1.写出驱动方程和时钟方程23时钟方程驱动方程6.2.2异步时序逻辑电路的分析1.写出驱动方程和时钟方程2.JK触发器特性方程状态方程24时钟方程驱动方程6.2.2异步时序逻辑电路的分析000001Q2Q1Q0010011100111101110电路功能描述：能自启动的异步5进制加法计数器25状态方程3.画出状态转换图6.2.2异步时序逻辑电路的分析利用时序图或状态转换表同样可以分析电路逻辑，参见例6-1的分析方法266.2.2异步时序逻辑电路的分析时序图？常用中规模时序逻辑电路（MSI）：寄存器/移位寄存器、计数器、顺序脉冲发生器、序列信号发生器应用：MSI电路分析、应用MSI进行设计6.3

常用中规模时序逻辑电路及其应用27寄存器：存储多位二值信号的逻辑部件6.3.1寄存器和移位寄存器4位TTL寄存器74LS175电路图和逻辑符号2874LS175的逻辑功能74LS175：4位TTL寄存器296.3.1寄存器和移位寄存器移位寄存器：除了具有寄存器的存储功能外，还具有移位功能。分类：单向（左移或右移）移位寄存器、双向移位寄存器代码输入：串行输入、并行输入状态输出：串行输出、并行输出306.3.1寄存器和移位寄存器CC4015电路图和逻辑符号31CC4015：CMOS双4位移位寄存器6.3.1寄存器和移位寄存器驱动方程：特性方程：状态方程：326.3.1寄存器和移位寄存器状态方程：时钟脉冲

串行输入输出CPDSQ0Q1Q2Q3012340101100001000010010101101串行输入数据DS为1011时的状态转换表336.3.1寄存器和移位寄存器10111111时序图34右移6.3.1寄存器和移位寄存器101110111101串行输入—串行输出串行输入—并行输出356.3.1寄存器和移位寄存器74LS194：4位双向移位寄存器。364位双向移位寄存器74LS194电路图和逻辑符号6.3.1寄存器和移位寄存器37

1.写出驱动方程6.3.1寄存器和移位寄存器驱动方程：386.3.1寄存器和移位寄存器状态方程：39M1M0控制电路工作模式：00：保持01：右移10：左移11：并行输入6.3.1寄存器和移位寄存器74LS194逻辑功能406.3.1寄存器和移位寄存器4174LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D2D1M174LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D2D1M1【例题】使八个灯从左至右依次变亮,再从左至右依次熄灭，应如何连线?….….右移8个1，再右移8个0移位脉冲5V5V01015VC上电清零计数器：能够实现对输入脉冲个数计数功能的器件。用途：计数、定时、分频、数字运算。分类：6.3.2计数器42驱动方程：6.3.2.1同步计数器输出方程：特性方程：状态方程：43同步二进制计数器输出方程：状态方程：00000001Q3Q2Q1Q00010/CO/0/0446.3.2.1同步计数器状态转换图：状态转换图45逻辑功能：带进位输出的同步模16的加法计数器，或者带进位输出的同步四位二进制加法计数器6.3.2.1同步计数器时序图：一般来说，一个n位的二进制计数器具有2n个状态，称为模2n计数器，其最后一级触发器输出频率降为时钟CP频率的l/2n。46f0

6.3.2.1同步计数器状态转换表476.3.2.1同步计数器同步二进制加法计数器驱动输入的表达式：48同步二进制减法计数器驱动输入的表达式：6.3.2.1同步计数器74LS161：同步四位二进制加法计数器4974LS161电路图6.3.2.1同步计数器74LS161：同步四位二进制加法计数器5001驱动方程JK触发器的特性方程状态方程6.3.2.1同步计数器74LS161具有同步预置功能，预置端低电平有效同步四位二进制加法计数器74LS161511111101计数功能：同步四位二进制加法计数器6.3.2.1同步计数器同步四位二进制加法计数器74LS1615274LS161电路图进位输出6.3.2.1同步计数器清零功能：异步清零同步四位二进制加法计数器74LS1615374LS161功能表74LS161逻辑符号6.3.2.1同步计数器5474161逻辑符号及其逻辑功能预置端低电平有效清零端低电平有效计数控制端高电平有效计数脉冲上升沿计数预置数输入端状态输出端进位输出端55同步十进制计数器：二-十进制计数器是用四位二进制数的代码代表1位十进制数进行计数的器件种类：加法计数器、减法计数器和可逆计数器6.3.2.1同步计数器56同步十进制加法计数器同步四位二进制加法计数器同步十进制加法计数器6.3.2.1同步计数器57同步十进制加法计数器同步四位二进制加法计数器6.3.2.1同步计数器5874LS161逻辑符号74LS160逻辑符号74LS160：同步十进制加法计数器74LS161：同步十进制加法计数器6.3.2.1同步计数器59清零法：当计数器计数到某个状态，将此状态译码后接到计数器的清零端，跳过多出来的状态，得到所需要的计数器。如果计数器清零端低电平有效，译码电路采用与非门；如果高电平有效，则采用与门。6.4.2.1任意进制计数器的设计60清零法的步骤：1.如果清零端为异步作用端，写出模M的二进制代码；否则写出M-1的二进制代码；2.将上述二进制代码中取值为1的状态进行与运算，便可得到清零端的表达式；3.画出电路图。6.4.2.1任意进制计数器的设计61置数法：通过对计数器预置某个数值的方法跳过（N-M）个状态，从而得到M进制计数器。置数法示意图置数法：实现的电路接线图不唯一。6.4.2.1任意进制计数器的设计62【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。74LS160逻辑功能表74LS160逻辑符号6.4.2.1任意进制计数器的设计63【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。6.4.2.1任意进制计数器的设计64异步清零法的特点：设计简单，有暂态，存在可能清零不可靠的问题。6.4.2.1任意进制计数器的设计电路图状态转换图【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。656.4.2.1任意进制计数器的设计【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。66电路图状态转换图其他接法比如，用1001（十进制9）预置成0100（十进制4）也可以实现6进制计数器功能。6.4.2.1任意进制计数器的设计【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。676.4.2.1任意进制计数器的设计【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。68电路图状态转换图6.4.2.1任意进制计数器的设计【例6-6】用同步十进制计数器74LS160构成六进制计数器（M=6）。69M>N：多片N进制计数器组合起来实现。进位方式：串行进位、并行进位。串行进位：各片计数器计数控制端接成有效状态，前一级的进位输出作为后一级的时钟信号并行进位：各片时钟统一为外部时钟，前一级的进位输出控制后一级的计数控制端。6.4.2.1任意进制计数器的设计70M>N：多片N进制计数器组合起来实现。M为素数：整体清零、整体预置M不是素数：还可以将M写成M＝N1×N2×

×Ni，Ni均小于N，然后通过级联完成设计6.4.2.1任意进制计数器的设计71【例6-7】试用同步十进制计数器74LS160构成100进制计数器。CP6.4.2.1任意进制计数器的设计72CP6.4.2.1任意进制计数器的设计【例6-7】试用同步十进制计数器74LS160构成100进制计数器。【例6-8】试用同步十进制计数器74LS160构成24进制计数器。6.4.2.1任意进制计数器的设计用给定计数器设计任意进制计数器具有置数或清零功能的计数器可以设计成任意进制计数器。假定给定的计数器为N进制计数器，需要得到的是M进制计数器。两种情况：M<N，M>NM<N:1片N进制计数器，清零法（复位法）、置数法（置位法）74M>N：多片N进制计数器组合起来实现。M为素数：整体清零、整体预置M不是素数：还可以将M写成M＝N1×N2×

×Ni，Ni均小于N，然后通过级联完成设计6.4.2.1任意进制计数器的设计75【例6-8】试用同步十进制计数器74LS160构成24进制计数器。方法1：整体清零法将状态24进行译码，高位芯片为0010，低位芯片为0100。6.4.2.1任意进制计数器的设计76方法2：整体预置法（74LS160为同步预置）将状态23进行译码，预置数为0，高位芯片为0010，低位芯片为00116.4.2.1任意进制计数器的设计【例6-8】试用同步十进制计数器74LS160构成24进制计数器。77方法2：整体预置法（74LS160为同步预置）问题：若用最大数预置，如何实现？将99预置成76（0111，0110）6.4.2.1任意进制计数器的设计【例6-8】试用同步十进制计数器74LS160构成24进制计数器。如果将74LS160换成74LS161呢？786.4.2.1任意进制计数器的设计“24”分解式：24=2×12，3×8，4×6。【例6-8】试用同步十进制计数器74LS160构成24进制计数器。方法3：级联法实现的方法以及电路有很多种。X6.3.2.2异步计数器79异步计数器：属于异步时序逻辑电路，分析其功能时要特别注意触发器的时钟条件是否具备。种类：二进制计数器、十进制计数器、其他计数器；

加法计数器、减法计数器和可逆计数器

80时钟方程：状态方程：异步二进制计数器：16.3.2.2异步计数器81状态方程：时序图逻辑功能：无进位输出的异步四位二进制加法计数器6.3.2.2异步计数器82状态转换表下降沿触发的T‘触发器1.CP0＝CP2.上升沿触发的T‘触发器1.CP0＝CP2.6.3.2.2异步计数器83加法器：下降沿触发的T‘触发器1.CP0＝CP2.上升沿触发的T‘触发器1.CP0＝CP2.减法器：下降沿触发的T‘触发器1.CP0＝CP2.上升沿触发的T‘触发器1.CP0＝CP2.6.3.2.2异步计数器84异步二进制计数器时钟连接:1.CP0＝CP2.其他各位6.3.2.2异步计数器8574LS290：异步二－五－十进制中规模计数器74LS290电路图6.3.2.2异步计数器74LS290逻辑符号861.CP0=CP，输出Q0，2进制计数器2.CP1=CP，输出Q3Q2Q1，5进制加法计数器74LS290：异步二－五－十进制中规模计数器计数功能6.3.2.2异步计数器Q3Q2Q187计数功能3.CP0=CP，CP1=Q0，输出Q3Q2Q1Q0，8421BCD码10进制加法计数器状态转换表74LS290：异步二－五－十进制中规模计数器计数功能6.3.2.2异步计数器88计数功能4.CP1=CP，CP0=Q3，输出Q0Q3Q2Q1，5421BCD码10进制加法计数器状态转换表74LS290：异步二－五－十进制中规模计数器计数功能6.3.2.2异步计数器8974LS290：异步二－五－十进制中规模计数器0111001100000异步清零端：高电平有效，R0(1)、R0(2)

两者同时为高电平时实现异步清零功能清零功能6.3.2.2异步计数器9074LS290：异步二－五－十进制中规模计数器11001101001异步置9端：高电平有效Q3Q2Q1Q0为1001，8421BCD码的9Q0Q3Q2Q1为1100，5421BCD码的9置9功能6.3.2.2异步计数器91异步清零：R0(1)

、R0(2)同时为高电平异步置9：S9(1)、S9(2)

同时为高电平计数功能74LS290计数功能表111174LS290：异步二－五－十进制中规模计数器6.3.2.2异步计数器【例6-9】试用74LS290构成53进制计数器。6.4.2.1任意进制计数器的设计用给定计数器设计任意进制计数器具有置数或清零功能的计数器可以设计成任意进制计数器。假定给定的计数器为N进制计数器，需要得到的是M进制计数器。两种情况：M<N，M>NM<N:1片N进制计数器，清零法（复位法）、置数法（置位法）9293M>N：多片N进制计数器组合起来实现。M为素数：整体清零、整体预置M不是素数：还可以将M写成M＝N1×N2×

×Ni，Ni均小于N，然后通过级联完成设计6.4.2.1任意进制计数器的设计94异步清零：R0(1)

、R0(2)同时为高电平异步置9：S9(1)、S9(2)

同时为高电平计数功能74LS290计数功能表111174LS290：异步二－五－十进制中规模计数器6.3.2.2异步计数器95【例6-9】试用74LS290构成53进制计数器。74LS290计数功能74LS290逻辑符号异步清零：R0(1)、R0(2)同时为高电平异步置9：S9(1)、S9(2)

同时为高电平CP6.4.2.1任意进制计数器的设计96【例6-9】试用74LS290构成53进制计数器6.4.2.1任意进制计数器的设计97【例6-9】试用74LS290构成53进制计数器。6.4.2.1任意进制计数器的设计011010016.3.2.3可逆计数器9874LS191：同步四位二进制可逆计数器74LS191电路图74LS191逻辑符号99加法计数器：减法计数器：6.3.2.3可逆计数器100输出方程CPO：串行时钟输出端，当进位或借位输出CO/BO为高电平时，在下一个CPI上升沿到达前CPO端输出负脉冲6.3.2.3可逆计数器10174LS191：同步四位二进制可逆计数器74LS191逻辑符号74LS191逻辑功能6.3.2.3可逆计数器6.3.2.4移位计数器1021.环形计数器：移位寄存器最后一个触发器输出原变量反馈到第一个触发器作为数据输入。驱动方程状态方程环形计数器电路图103环形计数器状态转换图6.3.2.4移位计数器电路不需要进行译码，也不存在竞争-冒险问题不能自启动104解决自启动问题，常采用两种办法：第一，修改输出与输入之间的反馈逻辑。第二，利用触发器的异步置位、复位端，当电路进入无效状态时，把电路置成有效状态。6.3.2.4移位计数器105能自启动的环形计数器电路图能自启动的环形计数器状态转换图反馈逻辑修改为：环形计数器特点：n位环形计数器只有n个有效状态，触发器的利用率偏低。6.3.2.4移位计数器1062.扭环形计数器：移位寄存器最后一个触发器输出反变量反馈到第一个触发器作为数据输入。扭环形计数器电路图6.3.2.4移位计数器107扭环形计数器状态转换图扭环形计数器不存在竞争-冒险问题，译码电路比较简单。不能自启动6.3.2.4移位计数器108能自启动的扭环形计数器电路图能自启动的扭环形计数器状态转换图反馈逻辑修改为：扭环形计数器6.3.2.4移位计数器109n个触发器构成扭环形计数器的模为2n，n个触发器构成环形计数器的模为n。用作顺序脉冲发生器时，环形移位计数器不需要译码，扭环形移位计数器需要译码。两者都不存在竞争-冒险问题。扭环形计数器状态转换图环形计数器状态转换图6.3.2.4移位计数器顺序脉冲发生器：又称为节拍脉冲发生器，能产生节拍脉冲的电路。实现方式：计数器型和移位寄存器型。计数器型顺序脉冲发生器：由计数器和译码器构成计数器：n个触发器构成的计数器有2n个状态译码器：将2n个状态译码输出，只有一个输出有效，其他输出无效。6.3.3顺序脉冲发生器110计数器型顺序脉冲发生器：由计数器和译码器构成触发器电路功能：4进制加法计数器1116.3.3顺序脉冲发生器Z0竞争-冒险：01

10Z2竞争-冒险：11

001126.3.3顺序脉冲发生器Q0Q1移位寄存器型顺序脉冲发生器：环形计数器型1136.3.3顺序脉冲发生器Q0Q1Q2Q3移位寄存器型顺序脉冲发生器：扭环形计数器型译码规律：全0全1译两头相邻0、1译出端。1146.3.3顺序脉冲发生器移位寄存器型顺序脉冲发生器：扭环形计数器型1156.3.3顺序脉冲发生器序列信号：一组特定的串行数字信号。序列信号发生器，又称为序列脉冲发生器：产生序列信号的电路。实现方式：计数器+组合逻辑电路。1166.3.4序列脉冲发生器中规模计数器+组合逻辑电路构成序列脉冲发生器6.3.4序列脉冲发生器状态转换表序列信号：10110010117小规模计数器+组合逻辑电路构成序列脉冲发生器输出方程6.3.4序列脉冲发生器118小规模计数器+组合逻辑电路构成序列脉冲发生器输出方程状态转换表电路功能：序列信号发生器两组输出序列信号，00100010、001101116.3.4序列脉冲发生器1196.4.2.2其他功能时序逻辑电路的设计120【例6-11】设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态。表中的1表示灯“亮”，0表示“灭”。要求用中规模器件实现。状态转换顺序表6.4.2.2其他功能时序逻辑电路的设计121设计分析：三路输出的序列脉冲发生器，红灯-R，黄灯-Y，绿灯-G；灯亮时为1，否则为0。实现方式：计数器+译码器状态转换顺序表122【例6-11】设计一个灯光控制逻辑电路。状态转换顺序表输出R、Y、G与计数器状态输出逻辑关系表6.4.2.2其他功能时序逻辑电路的设计123【例6-11】设计一个灯光控制逻辑电路。输出R、Y、G与计数器状态输出逻辑关系表输出逻辑表达式6.4.2.2其他功能时序逻辑电路的设计124输出逻辑表达式用译码器设计多输出的逻辑函数时：1片译码器+小规模门（数量与输出端数相同）6.4.2.2其他功能时序逻辑电路的设计【例6-11】设计一个灯光控制逻辑电路。1256.4.2.2其他功能时序逻辑电路的设计【例6-11】设计一个灯光控制逻辑电路。时序逻辑电路设计：根据给定的逻辑功能，设计电路，并画出其电路图。分类：小规模器件设计、中规模集成器件、大规模以及超大规模集成器件设计。6.4时序逻辑电路设计126时序逻辑电路设计：根据给定的逻辑功能，设计电路，并画出其电路图。小规模器件设计时序逻辑电路：采用尽可能少的小规模集成器件，比如触发器和门电路等。分为同步时序逻辑电路设计和异步时序逻辑电路设计两种情况。6.4时序逻辑电路设计127小规模同步时序逻辑电路设计：根据给定的逻辑功能，用触发器和门电路设计同步时序逻辑电路，最后画出实现电路图。128时序逻辑问题状态转换图（表）逻辑抽象最简状态转换图（表）状态化简电路方程状态分配逻辑电路图选定触发器的类型检查自启动确定触发器的数目n6.4时序逻辑电路设计6.4.1.1小规模同步时序逻辑电路的设计【例6-3】试用JK触发器设计一个带进位输出的同步六进制计数器。第一步，逻辑抽象。第二步，状态分配。确定触发器的数目：Q2Q1Q0/CO129取n=3。Q2Q1Q0/CO第三步，求电路的状态方程、驱动方程和输出方程。画出次态及输出卡诺图1306.4.1.1小规模同步时序逻辑电路的设计Q2n+1Q1n+1Q0n+1/CO第三步，求电路的状态方程、驱动方程和输出方程。输出方程131JK触发器的特性方程每个触发器的状态方程6.4.1.1小规模同步时序逻辑电路的设计第三步，求电路的状态方程、驱动方程和输出方程132状态方程JK触发器的特性方程驱动方程6.4.1.1小规模同步时序逻辑电路的设计133状态方程第四步，检查电路能否自启动。110111Q2Q1Q0/CO/0输出方程000/16.4.1.1小规模同步时序逻辑电路的设计134输出方程最后，根据驱动方程和输出方程画出逻辑电路图。驱动方程6.4.1.1小规模同步时序逻辑电路的设计135解决不能自启动问题：①修改电路逻辑关系表达式，将无效状态的次态设为有效状态；②利用触发器的异步置位、复位端，将出现无效状态置成有效状态例6-5例6-2所示电路为不能自启动的同步时序逻辑电路，试修改电路使其能够自启动。6.4.1.1小规模同步时序逻辑电路的设计136例6-5例6-1所示电路为不能自启动的同步时序逻辑电路，试修改电路使其能够自启动。6.4.1.1小规模同步时序逻辑电路的设计137例6-5例6-1所示电路为不能自启动的同步时序逻辑电路，试修改电路使其能够自启动。6.4.1.1小规模同步时序逻辑电路的设计6.4.1.2异步时序逻辑电路的设计异步时序逻辑电路的设计：与同步时序逻辑电路设计相同的设计工作。为每个触发器选定合适的时钟信号。1386.5综合应用139例6-12设计一个具有数字显示的秒表电路，要求：计时范围为0

9min59s，显示精度为0.1s，计数误差为±0.05s，电路开机后自动按“清零→计时→停止→清零”工作状态循环工作。分析题意：计数误差为±0.05s：需要对100Hz基准脉冲进行计数，并且具有四舍五入的功能。2.0

9min59s，显示精度为0.1s：对100Hz(0.01s)、0.1s、秒个位、秒十位及分个位进行计数，并对后四位进行显示。3.“清零→计时→停止→清零”工作状态循环工作：单脉冲发生器+节拍信号发生器。140数字显示秒表电路设计方案框图6.5综合应用141计数器选用5块74LS290组成，秒个位和秒十位组成六十进制计数器；分个位、0.1s位为十进制计数器，均采用8421BCD码。0.01s位采用5421码编码的十进制计数器，在计数停止时实现四舍五入。6.5综合应用142译码部分可选用4片74LS484线—7线显示译码器来实现，并用4个共阴极七段数码管显示。6.5综合应用143单脉冲发生器可采用开关与基本RS触发器构成。节拍信号发生器可选用一片74LS195构成的3位环形计数器来实现。6.5综合应用14474LS195逻辑符号74LS195逻辑功能74LS195为4位单向移位寄存器6.5综合应用145CPQ0Q1Q200001100201030014100电路状态转换表74LS195构成环形移位计数器6.5综合应用上电复位1146具有数字显示的秒表电路6.5综合应用1476.6用Multisim分析时序逻辑电路分析当M取1或0时，分别构成几进制计数器。仿真图148仿真结果149M=0M=1150本章总结1.时序逻辑电路的特点同步/异步时序逻辑电路的一般分析方法写出时钟方程、驱动方程、状态方程及输出方程利用状态转换图/表和时序图说明电路的逻辑功能

根据要求进行自启动检查

151本章总结3.常用中规模时序电路1）寄存器和移位寄存器(74194)计数器(74160/161,74290)2）会读功能表（异步/同步作用端）、会分析3）任意进制计数器的设计（分为M>N及M<N两种情况，有清零法及置数法，级联时可采用串行进位及并行进位两种方式）152本章小结小规模时序电路的设计方法逻辑抽象，得到状态转换图

选择触发器的种类和个数求出状态方程及输出方程，并进而得到驱动方程

检查自启动

画出电路图（根据要求进行）153本章小结5.时序电路与组合电路的综合应用顺序脉冲发生器、序列信号发生器。第7章脉冲波形的产生与整形154目录（脉冲波形的产生与整形）7.1概述7.2矩形脉冲的产生7.3集成555定时器7.4施密特触发器7.5单稳态触发器7.6多谐振荡器7.7应用7.8

EDA仿真155理想的时钟信号：标准的矩形波，上升时间和下降时间非常短，可以忽略，幅值和周期固定不变。1567.1概述理想的矩形波实际矩形波及主要参数矩形脉冲的主要参数：1.脉冲幅度Vw2.脉冲宽度tw3.脉冲周期T、频率f=1/T4.占空比q=tw/T5.上升时间tr6.下降时间th157矩形波及主要参数脉冲幅度脉冲宽度脉冲周期7.1概述矩形波的产生方法：1.多谐振荡电路：不需要外加触发信号就能在高电平和低电平之间连续交替转换，产生矩形脉冲信号。2.波形变换电路：将已有的周期性信号，比如正弦波信号，通过电压比较器、施密特触发器等电路变换为矩形波信号。1587.2矩形脉冲的产生矩形脉冲产生方法示意图集成555定时器：将模拟电路和数字电路相结合的一种器件，外接少许阻容元件，便构成振荡、整形及定时等电路。1597.3集成555定时器555定时器电路图555定时器引脚图组成：电阻分压器比较器RS锁存器开关三极管输出缓冲器1607.3集成555定时器7.3.1555定时器的电路结构1611.电阻分压器无外加电压VCO时，

外加电压VCO时，XXXXVCO7.3.1555定时器的电路结构2.电压比较器C1、C2：由集成运算放大器构成的电压比较器1627.3.1555定时器的电路结构电压比较器：集成运放开环1.当V+>V-时，输出为+VOM2.当V+<V-时，输出为-VOM163理想集成运放：集成运放；具有“虚断”的特点。简化的低频等效电路逻辑符号电压传输特性XX7.3.1555定时器的电路结构2.电压比较器C1、C2为集成运算放大器构成电压比较器，将两个触发端与VR1、VR2的比较结果作为锁存器的输入。1647.3.1555定时器的电路结构165

4.开关三极管用来构成放电开关。当Q=1时，G3

输出为低电平，V截止；当Q=0时，G3

输出为高电平，V导通。7.3.1555定时器的电路结构16600V截止11V导通7.3.1555定时器的电路结构167

7.3.2工作原理

168功能表引脚图电路图1697.3.2工作原理

0101707.3.2工作原理

010011717.3.2工作原理

111727.3.2工作原理

01107.3.1555定时器的电路结构173引脚图电路图功能表施密特触发器：具有两个稳定状态，可用于脉冲变换。阈值电压：输出由一个电平向另一个电平跳变时对应的输入电压大小。两个阈值电压：VT+

和VT-，且VT+＞VT-回差电压：

VT=VT+-VT-1747.4施密特触发器7.4.1概述反相型施密特触发器的逻辑符号和电压传输特性7.4.2用555定时器构成施密特触发器175电路图用555定时器构成施密特触发器引脚接线图176工作原理：当vI

<VR2

时，vO为高电平；当vI上升到大于VR1时，

vO跳变为低电平。当vI

>VR1

时，vO为低电平；当vI下降到小于VR2时，

vO跳变为高电平。vIvOVR2

VR1

VR2

7.4.2用555定时器构成施密特触发器7.4.3门电路构成施密特触发器177CMOS门电路构成施密特触发器：高电平为VDD，低电平为0V两个反相器阈值电压均为1/2VDD

，并且R1阻值小于R2。vIvOVT-

VT+

戴维南定理00>VTH017.4.3门电路构成施密特触发器178门电路构成施密特触发器同相反相7.4.4集成施密特触发器179双-4输入与非门74LS18四-2输入与非门74LS132六反相器74LS14集成施密特触发器7.4.4集成施密特触发器18074HC14：一种兼容TTL器件引脚、采用施密特触发方式的高速CMOS六反相器74HC14反相器部分参数电压传输特性曲线逻辑符号7.4.5施密特触发器的应用181应用：用于波形变换、整形和鉴幅，也可外接电阻电容构成多谐振荡器。555定时器接成施密特触发器电压传输特性曲线【例题】555定时器连接电路如图所示，若VCC=+15V，输入信号如图所示，要求对应输入波形画出输出波形。输入信号由题可知：上限阈值电压VT+=10V，下限阈值电压VT-=5V7.4.5施密特触发器的应用182步骤：画输出坐标系，标识输出高电平、低电压平。输入波形标识VT+、VT-。确定初始状态。跳变条件：大于VT+，小于VT-。tvO015正弦波转换为矩形波7.4.5施密特触发器的应用183波形整形鉴幅7.4.5施密特触发器的应用184施密特触发器的应用(1)波形变换功能(2)整形功能(3)鉴幅功能单稳态触发器：只有一个稳定状态，在外加触发脉冲的作用下，电路进入暂稳状态，经过一段时间（tW）后，能自动返回稳定状态。单稳态触发器暂稳态维持的时间仅取决于电路本身定时元件的参数，与触发脉冲的宽度无关。1857.5单稳态触发器7.5.1概述单稳态触发器产生示意图186电路及工作原理：当加入低电平触发脉冲时，输出vO处于暂稳态，高电平。电容C充电，

vC的电压达到VR1时，电路回到稳定状态—低电平。电容C放电，电路保持稳态。7.5.2用555定时器构成单稳态触发器7.5.2用555定时器构成单稳态触发器一阶电路过渡过程的公式推导输出脉冲宽度tW的计算公式vC（∝）=VCCvC（0）=0τ=RC

vC（tW）=VR1187188脉冲宽度tW

：只与R、C有关7.5.2用555定时器构成单稳态触发器无外接控制电压VCO时，则VR1=

2/3VCC，则7.5.3门电路构成单稳态触发器门电路构成单稳态触发器输入高电平触发，稳态时输入低电平，输出高电平。当输入触发信号时，输出暂稳态—低电平。输出vO1跳变为低电平，电容C放电，vO2减小到阈值电压VTH时，输出回到稳态—高电平。1011100VTH11897.5.4集成单稳态触发器74LS121：TTL集成单稳态触发器。74LS121推荐应用电路74LS121功能表脉冲宽度：1907.5.5单稳态触发器的应用单稳态触发器可用于脉冲波形的整形、延时、定时。单稳态触发器应用举例191多谐振荡器：具有两个暂稳态，不需要外加触发信号，就能在两个暂稳态之间连续交替转换，产生矩形脉冲信号。产生方式：门电路、石英晶振、555定时器构成的施密特触发器等。1927.6多谐振荡器7.6.1概述7.6.2用555定时器构成多谐振荡器193电路图555定时器构成多谐振荡器引脚接线图7.6.2用555定时器构成多谐振荡器194tvctvoVR1VR2555定时器构成多谐振荡器7.6.2用555定时器构成多谐振荡器195一阶电路过渡过程的公式7.6.2用555定时器构成多谐振荡器196无外接控制电压VCO占空比占空比取值为（1/2，1）7.6.2用555定时器构成多谐振荡器197充电时间常数

放电时间常数占空比取值为（1/2，1）7.6.2用555定时器构成多谐振荡器198T=T1+T2=（R1+R2）Cln2振荡周期占空比555定时器构成占空比可调的多谐振荡器调整R2/R1值，可以在不调整振荡周期的情况下调整占空比。7.6.2用555定时器构成多谐振荡器199【例7-1】要求555定时器构成多谐振荡器的占空比至少在20%-80%之间可调，输出信号频率为1kHz，试选择R和C的参数。T=（R1+R2）Cln2振荡周期占空比调整R2/R1值，可以在不调整振荡周期的情况下调整占空比。7.6.2用555定时器构成多谐振荡器200【例7-1】要求555定时器构成多谐振荡器的占空比至少在20%-80%之间可调，输出信号频率为1kHz，试选择R和C的参数。R1+R2=6.6k

因此，满足例题中的指标要求。若取C＝2.2

F，可知：若电位器RP取为4.7k

，R’1和R’2取为1k

；代入占空比公式，可得qmax

85%，qmin

15%

T=（R1+R2）Cln27.6.3门电路构成多谐振荡器201门电路构成多谐振荡器：对称式、非对称式、环形等10tpd1tpd0tpd三个反相器构成的环形振荡器每个门的传输延迟时间：tpd奇数个反相器首尾相连都可以构成多谐振荡器，振荡器频率高、精度低。7.6.3门电路构成多谐振荡器202带RC延迟环节的环形振荡器带RC延迟环节的环形振荡器7.6.4石英晶体振荡器构成多谐振荡器203石英晶体石英晶体特点：当外加信号的频率等于石英晶体的固有频率时，其等效阻抗最小且为纯电阻。石英晶体多谐振荡器：振荡频率由石英晶体的固有频率决定。石英晶体的频率稳定度非常高。石英晶体与反相器构成的多谐振荡器7.7脉冲产生与整形电路的系统应用

204利用石英晶体振荡器产生32768Hz（215）稳定的矩形波信号，通过14位二进制分频电路（CC4060）和D触发器（T‘触发器），得到1Hz（秒脉冲）时钟脉冲信号。此电路广泛用于计时电路中。秒脉冲发生电路小结施密特触发器、单稳态触发器、多谐振荡器的工作特点及其应用。555定时器构成施密特触发器、单稳态触发器、多谐振荡器的连接方式，画出电路的工作波形。计算电路的相关参数。205206第8章半导体存储器和可编程逻辑器件207目录8.1概述8.2半导体存储器8.2.1存储器的主要技术指标8.2.2随机存取存储器8.2.3只读存储器8.2.4存储器扩展8.2.5综合应用8.3可编程逻辑器件

2088.1存储器概述按读写功能分为：只读存储器（Read-OnlyMemory，ROM）和随机存储器（RandomAccessMemory，RAM）。半导体存储器ROM固定ROM（又称掩膜ROM）可编程ROM可编程ROM（PROM）可擦除PROM（EPROM）电子可擦除EPROM（E2PROM）快闪存储器RAM静态RAM（SRAM）动态RAM（DRAM）209按信息的可保存性分为：易失性存储器和非易失性存储器。对存储器的操作（也称为访问）通常分为两类：读操作和写操作。读操作是从存储器中取出其存储信息的过程；写操作是把信息存入到存储器的过程。8.1存储器概述2108.2.1存储器的主要技术指标存储器的技术指标主要包括存储容量、存取速度、可靠性、功耗、工作温度范围和体积等。存储容量是指存储器可以存储的二进制信息量，单位为位或比特（bit）。存储器中的一个基本存储单元能存储1bit的信息，也就是可以存入一个0或一个1，所以存储容量就是该存储器基本存储单元的总数。211一个内有8192个基本存储单元的存储器，其存储容量为8kbit（1k=210=1024）；一个存储器有10根地址线，如果每次可以读（写）8位二值码，说明它可以存储1k个字，每字为8位，这时的存储容量也可以用1k

8位来表示。也就是说，n根地址线，m位数据线的存储器的存储容量为2nm位。8.2.1存储器的主要技术指标2128.2.2随机存取存储器随机存取存储器RAM，又称为读写存储器。在工作过程中，既可从RAM的任意单元读出信息，又可以把外部信息写入任意单元。它具有读、写方便的优点，但由于具有易失性，所以不利于数据的长期保存。213根据存储单元工作原理的不同，RAM：静态随机存储器SRAM和动态随机存储器DRAMSRAM的数据由触发器记忆，只要不断电，数据就能保存，但其集成度受到限制。DRAM一般采用MOS管的栅极电容来存储信息，必须由刷新电路定期刷新，但集成度高。8.2.2随机存取存储器2141.RAM的结构RAM电路通常由存储矩阵、地址译码器和读/写控制电路3部分组成，其结构框图如图所示。2152114RAM的结构框图：10根地址线，4根数据线1.RAM的结构2162114RAM的工作模式2172.静态存储单元RAM的存储单元分为静态存储单元和动态存储单元两种。静态存储单元是在静态触发器的基础上附加控制电路而构成的。静态存储单元又分为MOS型和双极型两类。由于CMOS集成电路最显著的特点是静态功耗小，因此其存储单元在RAM中得到了广泛应用。2186管CMOS静态存储单元

V1、V2和V3、V4组成的基本RS触发器，用以存储二值信息。V5、V6、V7和V8为门控管。当X、Y都为1时，门控管导通，此单元被选中，并与数据线接通，可以执行读/写操作。静态存储单元存在的问题：1）是靠触发器来存储数据的，功耗较大。2）由于每个单元要用多个管子，芯片的面积较大。2194管动态存储单元（1）电路组成数据信息以电荷的形式存储在栅极电容C1和C2上，它们的电压控制V1和V2的导通和截止，以决定存储单元存储1或存储0。

V5、V6是位线上分布电容预充电的门控开关。220写操作时，当X、Y同时为高电平，数据线上的数据通过V7和V8管传到位线上，再经过V3、V4管将数据存入C1和C2中。00011（2）工作原理1）写操作

221（2）工作原理2）读操作

222假设存储单元为0状态，即V1导通，V2截止，D1输出为0，D2输出为1，这时CB放电，使位线B变为低电平。同时，另一位线保持高电平不变。这样，就把存储单元的状态数据线D上。位线的预充电非常重要。00（2）工作原理2）读操作

2238.2.3只读存储器只读存储器ROM是存储固定信息的存储器件，在正常工作时ROM存储的数据固定不变，只能读出，不能随时写入，故称为只读存储器。ROM为非易失性器件，当器件断电时，所存储的数据不会丢失。只读存储器按数据的写入方式分为固定ROM、可编程ROM（PROM）和可擦除可编程ROM（EPROM）。224固定ROM所存储的数据已由生产厂家在制造时用掩模板确定，用户无法进行更改，所以也称掩模编程ROM。可编程ROM在出厂时，存储内容全为1或全为0，用户根据自己的需要进行编程，但只能写入一次，一旦写入则不能再修改。EPROM具有较强的灵活性，它存储的内容既可按用户需要写入，也可以擦除后重新写入。包括用紫外线擦除的PROM、电信号擦除PROM和快闪存储器。8.2.3只读存储器2251.ROM的结构ROM具有与RAM相似的电路结构，一般而言，它由存储矩阵、地址译码器和输出缓冲器3部分组成。ROM存储单元可以由二极管、双极型晶体管或者MOS管构成。226二极管ROM具有2位地址输入和4位数据输出的二极管ROM电路如图所示D0～D3：位线（数据线）A1、A0：地址线W0～W3：字线输出端采用三态缓冲器227二极管ROM存储数据表00W0=1D’0=1D’3=001010101地址数据A1A0D3D2D1D00

00

11

01

10

1

0

11

0

1

10

1

0

11

1

0

0228在存储矩阵中字线与位线的每一个交叉点都是一个存储单元，在交叉点上接有二极管相当于存储1，没有接二极管则相当于存储0。交叉点的数目也就是存储单元数，即为存储容量。存储器的存储容量为22×4。二极管ROM2292.可编程ROMPROM出厂时，制作的是一个完整的二极管或晶体管存储矩阵，图中所有的存储单元相当于全部存入1。在编程时，如果需要某存储单元存入0，可通过编程器熔化该存储单元的熔丝。PROM为一次性编程器件，一旦编程后不可再进行修改。X2303.EPROM当需要对ROM进行多次编程时，可采用的器件为可擦除可编程ROM，即EPROM。EPROM一般指用紫外线擦除的可编程ROM（UVEPROM）EPROM芯片的封装外壳通常装有透明的石英盖板。不装透明石英盖板EPROM，只能写入一次，也称一次性编程存储器OTPROM。2314.E2PROMUVEPROM其擦除操作复杂、需离线进行，并且擦除速度慢。E2PROM可以用电信号擦除，而可在线重新写入，并且也具有非易失性。E2PROM其擦除和写入的时间仍很长，芯片正常工作时仍只能用作ROM。2325.快闪存储器闪存是目前最常见的EPROM，它已广泛用于计算机主板、显卡及网卡等扩展卡的BIOS存储器上。而现在各种邮票尺寸的存储卡，包括CF，SM，MMC，