《数字电子技术基础 第5版》 课件 第5章 触发器

第5章触发器目录5.1概述5.2触发器的电路结构与工作原理5.3触发器的主要参数5.4触发器的逻辑功能及其转换5.5触发器应用15.1概述数字电路分为两大部分组合逻辑电路、时序逻辑电路。组合逻辑电路：不具有记忆功能，输出只与当前输入相关。时序逻辑电路：输出不仅与当前输入有关，还与电路原来的状态有关，具有记忆功能。25.1概述触发器(Flip-Flop)：能够存储1位二进制数字信号的基本单元电路。RS

触发器JK触发器D触发器T触发器T

触发器触发器功能分类基本RS触发器同步触发器主从触发器边沿触发器触发器结构分类3功能分析：1.置1/置位功能，S=1，R=02.保持功能，S=R=05.2.1 基本RS触发器（锁存器）为什么具有存储或记忆功能？由或非门组成的基本RS触发器0101S为置位端（Set）或置1输入端004功能分析：1.置1/置位功能，S=1，R=02.保持功能，S=R=03.置0/复位功能，S=0，R=15.2.1 基本RS触发器（锁存器）由或非门组成的基本RS触发器1010S为置位端（Set）或置1输入端R为置位端（Reset）或置0输入端5功能分析：1.置1/置位功能，S=1，R=02.保持功能，S=R=03.置0/复位功能，S=0，R=14.不定状态，S=R=15.2.1 基本RS触发器（锁存器）由或非门组成的基本RS触发器1100S为置位端（Set）或置1输入端R为置位端（Reset）或置0输入端约束条件：SR＝065.2.1 基本RS触发器

7动作特点：输入信号的任何变化都将直接影响触发器的输出状态。5.2.1 基本RS触发器基本RS触发器8触发器的描述方法：特性表、特性方程、激励表、状态转换图和时序图特性表：将触发器次态取值与输入变量、初态取值之间的逻辑关系以表格的形式表示，能够反映触发器特性的表格。5.2.1 基本RS触发器SRQnQn+1功能0000保持00110100复位01101001置位10111100*不定1110*或非门构成基本RS触发器特性表95.2.1 基本RS触发器SRQnQn+1功能0000保持00110100复位01101001置位10111100*不定1110*基本RS触发器特性表特性方程特性方程：次态Qn+1与输入S、R以及初态Qn之间关系的表达式，此表达式能够反映触发器的特性。约束条件：SR不能同时为高电平105.2.1 基本RS触发器SRQnQn+1功能0000保持00110100复位01101001置位10111100*不定1110*激励表：触发器状态的转换对触发器输入信号（又称为激励信号或驱动信号）提出的要求。基本RS触发器的激励表特性表Qn

Qn+1SR0

00

0

1101

0011

1

0115.2.1 基本RS触发器SRQnQn+1功能0000保持00110100复位01101001置位10111100*不定1110*状态转换图：触发器输出的0和1两个状态分别用圆圈圈起来，用箭头表示状态转换过程，箭头出发点为初态，箭头到达点为次态。状态转换图特性表125.2.1 基本RS触发器时序图：数字电路的输出信号与输入信号之间的关系可以按时间顺序依次排列起来，从而得到的波形图。

135.2.1 基本RS触发器或非门组成的基本RS触发器电路组成与逻辑符号与非门组成的基本RS触发器电路组成与逻辑符号基本RS触发器低电平有效14置位端、复位端，及其有效状态。特性表、特性方程、时序图、激励表、状态转换图动作特点。小结：分析触发器15时钟脉冲信号（CP，ClockPulse）：各触发器状态改变的控制信号。时钟触发器：具有时钟脉冲信号控制的触发器统称为时钟触发器。5.2.2 同步触发器16同步RS触发器具有异步作用端（或称为直接作用端）的同步RS触发器5.2.2.1同步RS触发器电路图逻辑符号17

RS触发器输入需要满足RS=0的约束条件185.2.2.2同步JK触发器电路图同步JK触发器逻辑符号195.2.2.2同步JK触发器逻辑功能：CP=0，保持。CP=1，状态改变。（1）J=1，K=0时，置位（2）

J=0，K=1时，复位（3）J=0，K=0时，保持10101001同步JK触发器J

SK

R205.2.2.2同步JK触发器11101001逻辑功能：CP=0，保持。CP=1，状态改变。（1）J=1，K=0时，置位（2）

J=0，K=1时，复位（3）J=0，K=0时，保持（4）J=K=1时，翻转或跳变0110同步JK触发器JK触发器：置位、复位、翻转、保持。215.2.2.2同步JK触发器(1)特性表JKQnQn+1功能说明00000101001110010111011101001110保持

复位

置位

翻转(2)JK触发器特性方程Qn

Qn+1JK0

00

0

11

1

0

11

1

0(3)JK触发器激励表JK触发器(4)状态转换图225.2.2.3同步D触发器逻辑功能：CP=0，保持。CP=1，状态改变。（1）D=1时，Q=1，=0（2）D=0时，Q=0，=110110逻辑符号同步D触发器电路图1

235.2.2.3同步D触发器(1)特性表(2)D触发器特性方程

状态转换图(3)激励表D触发器DQnQn+1001101010011Qn

Qn+1D0

00

11

01

10101同步触发器：一个时钟周期内输出可能产生多次跳变，存在“空翻”问题。主从触发器：解决触发器多次跳变问题，包括主从RS触发器、主从JK触发器、主从D触发器等。5.2.3 主从触发器245.2.3.1主从RS触发器主触发器从触发器逻辑符号主从RS触发器255.2.3.1主从RS触发器主从触发器的动作特点分两步进行：1.在CP=1期间接收信号，主触发器根据驱动输入进行变化。2.在CP由1变0时改变输出状态，也就是在CP下降沿到来之际，从触发器根据主触发器状态进行改变，并且此时主触发器已不再改变。26275.2.3.2主从JK触发器主从JK触发器的动作特点与主从RS触发器一样。主从JK触发器：具有置位、复位、翻转和保持功能。主从JK触发器电路图逻辑符号285.2.3.2主从JK触发器

在CP=1时根据J、K输入画出主触发器波形在CP下降沿根据主触发器画出从触发器波形边沿触发器：边沿触发器输出的状态仅仅取决于在时钟信号CP的上升沿或下降沿到来时刻输入信号的状态，并且只有在时钟的这个转换瞬间才对其输入做出响应。种类：边沿RS触发器、边沿JK触发器、边沿D触发器、边沿T/T’触发器等。5.2.4 边沿触发器295.2.4.1边沿D触发器CPTG1、TG4TG2、TG301导通截止截止导通电路图传输门工作状态边沿D触发器305.2.4.1边沿D触发器边沿D触发器31CP

DD

5.2.4.1边沿D触发器上升沿触发的边沿D触发器逻辑符号下降沿触发的边沿D触发器逻辑符号边沿触发器的动作特点：驱动输入仅在CP有效边沿到达瞬间影响触发器的输出。325.2.4.2具有异步置位和复位功能的边沿D触发器电路图逻辑符号0101具有异步作用端的边沿D触发器335.2.4.2具有异步置位和复位功能的边沿D触发器功能表逻辑符号CPSDRDDQnQn+1

功能说明

01

10

11

000

001

00

000

101不定0101异步复位异步置位不定Qn+1=D

保持具有异步作用端的边沿D触发器345.2.4.2具有异步置位和复位功能的边沿D触发器引脚图CD4013：双D边沿触发器。逻辑符号355.2.4.2具有异步置位和复位功能的边沿D触发器36

触发器的结构分类小结电路结构的不同，动作特点的不同37描述方法特性表、特性方程、时序图（波形图）、激励表、状态转换图除基本RS触发器外，其他电路结构的都有RS、JK、D等功能的触发器触发器的结构分类小结38触发器的主要参数：传输延迟时间、建立时间、保持时间、最高时钟频率和时钟周期等。1.传输延迟时间tPLH：输出由低电平转换为高电平的传输延迟时间tPHL：输出由高电平转换为低电平的传输延迟时间2.建立时间tS在时钟CP的触发边沿到来之前，输入信号保持稳定不变所需的最小时间。5.3触发器的主要参数393.保持时间ts在时钟CP的触发边沿到来之后，输入信号保持稳定不变所需的最小时间。4.最高工作频率fmax触发器稳定工作所允许的最高时钟频率。5.时钟周期tw为保证输入信号经过触发器内部各级门电路正常传递到输出端，时钟高低电平的保持时间和。5.3触发器的主要参数40触发器结构分类：基本触发器、同步触发器、主从触发器和边沿触发器等触发器逻辑功能分类：RS触发器、JK触发器、D触发器、T触发器和T´触发器等几种类型。

5.4触发器的逻辑功能及其转换41SRQnQn+1功能0000保持00110100复位01101001置位10111100*不定1110*特性表特性方程5.4触发器的逻辑功能及其转换1.RS触发器425.4触发器的逻辑功能及其转换2.JK触发器JKQnQn+1功能说明00000101001110010111011101001110保持

复位

置位

翻转特性表特性方程435.4触发器的逻辑功能及其转换3.D触发器特性表特性方程DQnQn+1001101010011445.4.1T/T’触发器4.T触发器特性表特性方程TQnQn+1功能说明000110110110保持

翻转

状态转换图455.4.1T/T’触发器5.T‘触发器（T=1时的T触发器）T特性方程T‘特性方程CPQ二进制计数器2Hz1Hz46T‘触发器时序图不同逻辑功能的触发器可根据需要转换。5.4.2触发器逻辑功能之间的转换转换示意框图DJK471.D触发器转换为其他功能触发器（1）D触发器转换为JK触发器5.4.2触发器逻辑功能之间的转换D触发器特性方程JK触发器特性方程对比，可得481.D触发器转换为其他功能触发器（1）D触发器转换为JK触发器5.4.2触发器逻辑功能之间的转换实现转换的电路图491.D触发器转换为其他功能触发器（2）D触发器转换为T触发器5.4.2触发器逻辑功能之间的转换D触发器特性方程T触发器特性方程501.D触发器转换为其他功能触发器（3）D触发器转换为T‘触发器5.4.2触发器逻辑功能之间的转换D触发器特性方程T‘触发器特性方程512.JK触发器转换为其他功能触发器（1）JK触发器转换为D触发器5.4.2触发器逻辑功能之间的转换D触发器特性方程JK触发器特性方程522.JK触发器转换为其他功能触发器（2）JK触发器转换为T触发器5.4.2触发器逻辑功能之间的转换T触发器特性方程JK触发器特性方程对比，可得532.JK触发器转换为其他功能触发器（2）JK触发器转换为T触发器5.4.2触发器逻辑功能之间的转换JK触发器转换为T触发器的转换电路JK触发器转换为T’触发器的转换电路54（3）JK触发器转换为T‘触发器数字电路包含组合逻辑电路和时序逻辑电路。触发器是时序逻辑电路的基