《数字电子技术基础 第5版》 课件 第4章 组合逻辑电路

第4章组合逻辑电路4.1概述根据逻辑电路的结构和工作原理的不同，数字系统中的电路分为组合逻辑电路和时序逻辑电路。组合逻辑电路不具有“记忆”功能，任一时刻的输出，仅与该电路当时的输入状态有关，而与该电路的原状态无关，即“当前输入决定当前输出”。时序逻辑电路的输出不仅与当前的输入有关，而且与电路的原来状态有关，电路具有“记忆”功能。14.1概述组合逻辑电路：单输入/多输入、单输出/多输出的逻辑电路24.2.1组合逻辑电路的分析组合逻辑电路分析步骤组合逻辑电路的分析：针对给定逻辑电路图，通过逻辑表达式或真值表等描述方法，分析电路的逻辑功能。逻辑电路逻辑表达式（化简）真值表确定逻辑功能最后要说明电路实现的逻辑功能。3【例4-1】分析如图所示逻辑电路的功能。4.2.1组合逻辑电路的分析第一步：根据逻辑图写出逻辑表达式400其它000011111111101101101101111111F1F0ABCD4.2.1组合电路的分析第二步：根据逻辑表达式列出真值表真值表第三步：分析功能分析：ABCD中多数为1时，F0=1ABCD全为1时，F1

=1逻辑功能：表决电路

F0：多数通过

F1：一致通过5组合逻辑电路分析步骤第一步：写出电路中每个逻辑器件输出与输入之间的关系表达式，进而得到整个电路的各个输出与输入之间的逻辑表达式；第二步：第一步不能确定逻辑功能时，则根据表达式列出真值表；第三步：确定电路的逻辑功能。4.2.1组合逻辑电路的分析64.2.2组合逻辑电路的设计组合逻辑电路的设计：根据实际问题或需求，设计一个能够实现此功能的电路。设计组合电路时，由于所设计的电路功能、复杂程度不同，所需的逻辑门电路从几个、几十个到数百个甚至更多。实际问题用小规模集成电路（SSI）实现SSI—各种逻辑门用中规模集成电路（MSI）实现MSI—译码器、数据选择器等用大规模集成电路（LSI）实现LSI—存储器、可编程逻辑器件等7组合逻辑电路设计步骤4.2.2组合逻辑电路的设计SSIMSI实际问题真值表逻辑表达式化简转换逻辑电路图8【例4-3】用门电路设计三人表决电路，多数同意时通过决议。第一步：实际问题进行逻辑抽象。输入A、B、C，同意为1、不同意为0；表决结果F通过为1、否则为0。第二步：根据要求列真值表4.2.2组合逻辑电路的设计真值表9第三步：根据真值表写出逻辑表达式最简与或式：与非-与非式：4.2.2组合逻辑电路的设计【例4-3】用门电路设计三人表决电路，多数同意时通过决议。10第四步：根据逻辑表达式画出逻辑电路图用与门和或门实现4.2.2组合逻辑电路的设计【例4-3】用门电路设计三人表决电路，多数同意时通过决议。用与非门实现

11中规模组合逻辑电路常用中规模组合逻辑电路（MSI，Medium

Scale

Integration)包括加法器、编码器、译码器、数值比较器、数据选择器等学习MSI的应用：分析和设计。12

4.3.1半加器

逻辑表达式加法器：能够实现输入变量取值求和的电路称为加法器13

A1

A0+B1B0

C1S1S0进位C0电路功能：半加器

1.半加器

4.3.1半加器真值表

14全加器逻辑符号半加器逻辑符号

4.3.2全加器加数低位进位和进位输出15

4.3.2全加器两个一位二进制数的全加器真值表逻辑表达式逻辑电路图16多位全加器：多个1位全加器的进位输出端，依次连接到下一位的进位输入端。

4.3.3集成4位加法器074LS283：中规模集成4位二进制数加法器加数A加数B低位进位输入CI74LS283逻辑符号和S进位输出CO17自扩展：利用一种集成器件自身进行扩展，得到具有此功能的更大容量器件，这一过程称为器件的自扩展。

4.3.3集成4位加法器全加器的自扩展：2片两个4位二进制数的全加器74LS283自扩展实现两个8位二进数的全加运算。74LS283自扩展18【例4-5】如图所示，已知输入为3位二进制数ABC，其中A为高位端，输出为F4~F0，F4为高位端，试分析电路的逻辑功能。

4.3.3集成4位加法器全加器的应用：全加器电路分析真值表逻辑功能：对输入的3位二进制数进行乘3的运算。19

4.3.3集成4位加法器全加器的应用：全加器电路设计【例题】试用74LS283将输入的8421BCD码转换为余3码。8421BCD加上0011便可得余3码00110A3A2A1A08421BCD码F3F2F1F0余3码20

4.4编码器编码：用数码信号表示特定对象的过程。如运动员号码、身份证号码、汉字编码等。二进制编码：用多位二进制数形成一组二进制代码，将代码赋予特定的含义。如计算机的键盘，可将数字、符号转换为相应的二进制代码，是典型的编码器。（通用计算机键盘有101个键）21

4.4编码器编码器：实现编码功能的逻辑器件。输出0100（4）22

4.4.1普通编码器【例4-6】分析如图所示电路的逻辑功能。根据电路，写出逻辑表达式23输

入输

出I0

I1

I2

I3

I4

I5

I6

I7F2

F1

F01000000001000000001000000001000000001000000001000000001000000001000001010011

100101110111真值表逻辑功能：8线–3线编码器，输入高电平有效，输出为原码。n位二进制代码最多可表示2n个事件，为2n个对象进行编码的逻辑电路称作2n线–n线编码器。此种普通编码器每次只有一个输入有效，如果多个输入同时有效，则输出的编码不能确定。24

4.4.1普通编码器

4.4.2优先编码器【例4-7】

设计一个10线–4线优先编码器，要求输入低电平有效，输出反码，优先顺序为：I9、I8、．．．I0。优先编码器允许多个输入同时有效，编码器按约定的优先级别只对其中一个输入信号进行编码。设计分析：输入有10个，分别代表1位10进制数的一个数，输出为4位二进制数，为输入的编码。25要求设计的优先编码器示意图优先顺序递降I0I5I9F3F011010011111010表示输出反码表示输入低电平有效若输入11110010115有效，输出1010（5的反码）

4.4.2优先编码器26

4.4.2优先编码器【例4-7】

设计一个10线–4线优先编码器，要求输入低电平有效，输出反码，优先顺序为：I9、I8、．．．I0。真值表27然后，写出逻辑表达式。最后，画出逻辑电路图。

4.4.3集成优先编码器常用的中规模集成优先编码器：10线–4线优先编码器74LS147、8线–3线优先编码器74LS148等。74LS148逻辑符号有编码输入时，输出0输出反码无编码输入时，输出0选通端0有效优先级别降低2874LS148功能表

4.4.3集成优先编码器74LS148：8线–3线优先编码器29

4.4.3集成优先编码器优先编码器的自扩展：两片8线–3线优先编码器74LS148自扩展，可以实现16线–4线编码器功能。优先级最高优先级最低11111110000

11174LS148自扩展实现的16线–4线优先编码器：输入低电平有效，输出为原码。

30

4.5译码器译码是编码的逆过程，即将代码“翻译”为特定的对象。将一组二进制代码“翻译”为一组高低电平信号。能实现译码功能的电路称为译码器。二-十进制译码器通用译码器显示译码器二进制译码器｛译码器｛31二进制译码器，最小项译码器：将n位二进制代码，译为特定含义的2n个输出信号。二-十进制译码器：输入为4位二制数，输出为1位十进制数。常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。

4.5.1二进制译码器32【例4-8】试分析下图所示电路的逻辑功能。

4.5.1二进制译码器逻辑表达式输

入输

出A1

A0F0

F1

F2

F3000110111000010000100001真值表

电路功能：2线-4线译码器当A1A0为不同取值组合时，对应只有一个输出（也就是其对应的最小项）输出为有效信号（高电平）332线-4线译码器逻辑符号

4.5.1二进制译码器34

4.5.1.2集成3线-8线译码器74LS13874LS138逻辑电路图输入代码选通控制译码输出74LS138：3线–8线集成译码器，也为最小项译码器

35

4.5.1.2集成3线-8线译码器74LS13874LS138逻辑电路图74LS138：3线–8线集成译码器，也为最小项译码器10036输

入输

出A2A1A0

111111111111111111111111011111111011111111011111111011111111011111111011111111011111111074LS138功能表74LS138逻辑符号

4.5.1.2集成3线-8线译码器74LS13874LS138为3线–8线集成译码器10001011111011原码输入输出低电平有效37

4.5.1.2集成3线-8线译码器74LS138自扩展：3线–8线译码器74LS138的自扩展成4线-16线译码器。2片74LS38：输入由3线变为4线，增加1根线A3，可通过选通控制端来实现；输出由8线增加至16线。0138

4.5.1.3集成4线-16线译码器74LS15400原码输入输出低电平有效74LS154逻辑符号74LS154：4线-16线集成译码器39二-十进制译码器功能：输入4位二进制代码，输出10路高低电平信号。74LS42:

输入（0000~1001）为原码、输出（F9~F0）为高电平有效。4线-10线译码器A3A2A1A0F9F040

4.5.2集成译码器的应用逻辑表达式ABCF00000101001110010111011100010111真值表逻辑功能：三人表决电路1.集成译码器的应用分析412.集成译码器的应用设计二进制译码器的输出端都是输入变量组合对应的一个最小项，而任何逻辑函数都可以变换为最小项之和的形式，所以利用译码器和门电路可以实现任意组合逻辑函数。

4.5.2集成译码器的应用422.集成译码器的应用设计【例4-9】用译码器及必要的门电路实现逻辑函数：

F(A，B，C)=∑m(0,2,3,4,7)

4.5.2集成译码器的应用43【例题】

用译码器设计一个两个一位二进制数的全减器。要求写出设计过程，画出电路图

4.5.2集成译码器的应用解：第一步：逻辑抽象两个一位二进制数的全减器，输入变量三个A、B、BI

（低位借位输入），输出变量三个D（差）、BO（借位输出）44

4.5.2集成译码器的应用第二步：列出真值表ABBIDBO0000010100111001011101110011110110000011第三步：写出表达式

45第四步：确定器件，画出电路图【例题】用译码器和门电路实现两个1位二进制数全加器的逻辑功能。要求写出设计过程，画出电路图。

4.5.2集成译码器的应用46

4.5.2集成译码器的应用47二进制译码器的输出端都是输入变量组合对应的一个最小项，任何逻辑函数都可以变换为最小项之和的形式，所以利用译码器和门电路可以实现任意组合逻辑函数。用译码器设计组合逻辑电路的步骤：将逻辑表达式转换为标准与或式（最小项和的形式）对于输出低电平有效的译码器，将其输出（逻辑表达式中包含的最小项）通过与非门进行输出；若输出高电平有效，则通过或门输出。解：第一步：逻辑抽象两个1位二进制数的全加器，输入变量有三个，记为A、B、CI

（低位进位输入），输出变量有两个S（和）、CO（进位输出）48【例4-10】用译码器和门电路实现两个1位二进制数全加器的逻辑功能。要求写出设计过程，画出电路图。

4.5.2集成译码器的应用解：第二步：列出真值表49

4.5.2集成译码器的应用ABCISCO000001010011100101110111000100110010111第三步：写出表达式

4.5.2集成译码器的应用50第四步：确定器件，画出电路图

4.5.3数字显示译码器七段数码显示器件可以显示0~9共10个数字（和部分英文字母）。显示译码器的作用就是将二进制代码直接转换为数字或文字的显示代码51显示译码器与七段数码显示器BCD/七段显示译码器A3A2A1A0ab

c

d

e

f

g0011111100152七段数码显示器也称为半导体数码管，是由7个发光二极管LED（a、b、c、d、e、f、g）组成，根据显示代码的不同，可以显示数字及部分英文字母。七段数码显示器/半导体数码管由七个发光二极管LED（a、b、c、d、e、f、g）组成，根据显示代码的不同，可以显示数字及部分英文字母。阳极阴极发光二极管导通时发光数码管的接法：共阴极和共阳极。53显示译码器与七段数码显示器共阴极，输入高电平，二极管发光111100154显示译码器与七段数码显示器共阳极，输入低电平，二极管发光000011055

4.5.3.1七段数码显示器七段数码管及显示数字图形56

4.5.3.2七段显示译码器【例4-11】设计一个七段显示译码器，将0000、0001······1001（8421BCD码）用共阴极接法的半导体七段显示器依次显示为0、1、······、9。七段显示译码器，4线-7线显示译码器：将输入编码转换为驱动数码管显示的七段码57真值表【例4-11】数码管共阴极接法的七段显示译码器设计。输

入输

出显示数字ABCDabcdefg0000000100100011010001010110011110001001111111001100001101101111100101100111011011101111111100001111111111101101234567891010~1111无关项其他字符逻辑表达式

4.5.3.2七段显示译码器58

4.5.3.3集成显示译码器常用的4线-7线集成显示译码器/驱动器74LS47、74LS48。74LS47

输出低电平有效，适用于共阳极接法的数码管；74LS48输出高电平有效，应用于共阴极接法的数码管。74LS48逻辑符号8421BCD码输入显示输出灯测试输入灭零输入灭灯输入/灭零输出5974LS48的功能描述1）灯测试输入：为低电平时，数码管应显示“8”。正常使用，应接高电平。2）灭零输入

(RippleBlankingInput)：此端接低电平且A3A2A1A0=0时，数码管不显示（灭）。

4.5.3.3集成显示译码器603）熄灭输入/灭零输出：双重功能的输入/输出端。输入：外加低电平时，所有灯熄灭。输出：当A3A2A1A0为0并且没有显示时，输出为0。74LS48的功能描述

4.5.3.3集成显示译码器61【例4-12】设计一个6位数字显示电路，小数点前后各3位

4.5.3.3集成显示译码器62

4.6数据选择器数据选择器：在地址控制端作用下，从多路输入数据中选择一路进行输出，因此又称多路开关。数据选择器有2选1、4选1、8选1以及16选1等数据选择器（多路开关）示意图63

4.6.14选1数据选择器分析如图所示电路的逻辑功能。

逻辑功能：4选1数据选择器64

4.6.14选1数据选择器逻辑符号输

入输出A1A0F100000D0D1D2D3功能表逻辑表达式4选1数据选择器输入数据地址控制端输出片选端低电平有效65

4.6.2集成数据选择器74LS15374LS1518选1数据选择器输出F逻辑表达式74LS153：双4选1数据选择器74LS151：8选1数据选择器66

4.6.2集成数据选择器4选1数据选择器的自扩展自扩展：两片4选1数据选择器自扩展为8选1数据选择器67

4.6.3数据选择器的应用1.数据选择器的应用分析逻辑功能为：等值比较器，当b2b1b0=a2a1a0时，输出为低电平68

4.6.3数据选择器的应用【例4-13】用数据选择器设计一个三人表决电路。ABCF00000101001110010111011100010111第一步，进行逻辑抽象。用A、B、C代表3人，同意为1，不同意为0；用F表示表决结果，通过为1，不通过为0第二步，列出真值表（两人或三人同意时F为1）第三步，根据真值表写出逻辑表达式69方法1：用8选1数据选择器实现。70

4.6.3数据选择器的应用【例4-13】用数据选择器设计一个三人表决电路。方法1：用8选1数据选择器实现。71

4.6.3数据选择器的应用方法2：用4选1数据选择器实现。实现的电路接法不只一种72

4.6.3数据选择器的应用

4.6.3数据选择器的应用2.数据选择器的应用设计73【例题】用数据选择器设计一个两个一位二进制数的全加器。要求写出设计过程，画出电路图解：第一步：逻辑抽象两个一位二进制数的全加器，输入变量三个A、B、CI（低位进位输入），输出变量三个S（和）、CO（进位输出）第二步：列出真值表ABCIS

CO0000010100111001011101110010100110010111第三步：写出表达式

4.6.3数据选择器的应用74第四步：确定器件，画出电路图

三个输入变量，选8选1，令A=A2，B=A1，CI=A0。表达式中包含的最小项对应的Di接高电平，否则接低电平。S、CO两个输出，选用两片74LS151实现。

4.6.3数据选择器的应用75第四步：确定器件，画出电路图

三个输入变量，选8选1，令A=A2，B=A1，CI=A0。表达式中包含的最小项对应的Di接高电平，否则接低电平。S、CO两个输出，选用两片74LS151实现。

4.6.3数据选择器的应用76

4.6.3数据选择器的应用【例题】用数据选择器设计一个三人表决电路。ABCF00000101001110010111011100010111第一步，进行逻辑抽象。用A、B、C代表3人，同意为1，不同意为0；用F表示表决结果，通过为1，不通过为0。第二步，列出真值表。第三步，根据真值表写出逻辑表达式。77方法1：用8选1数据选择器实现。78

4.6.3数据选择器的应用【例题】用数据选择器设计一个三人表决电路。方法1：用8选1数据选择器实现。79

4.6.3数据选择器的应用方法2：用4选1数据选择器实现。实现的电路接法不只一种80

4.6.3数据选择器的应用用数据选择器设计组合逻辑电路方法总结：1.如果逻辑函数的输入变量数与数据选择器地址控制端数量相等，则逻辑函数的所有输入变量与数据选择器的地址控制端一一对应，直接用数据选择器实现该逻辑函数。首先，将将逻辑函数化为最小项之和的形式；然后，逻辑函数中包含的最小项接为高电平，否则接为低电平。81

4.6.3数据选择器的应用

4.6.3数据选择器的应用用数据选择器设计组合逻辑电路方法总结：2.当逻辑变量的数目多于数据选择器地址控制端的数目时，首先将数据选择器的地址控制端与逻辑函数的一部分变量一

一对应，多余的变量根据函数表达式中接到数据输入端。一个n变量的逻辑函数可用2n选1或2n-1选1数据选择器实现82综合例题例题：设计一个电路能够对两个一位二进制数A、B进行全加和全减运算。当控制端M=0时实现全加运算；当M=1时实现全减运算。假定低位进位或借位用CI表示，和或差用F表示，本位进位或借位输出用CO表示。要求列出真值表，分别用以下两种器件完成设计，并画出电路图。用4线-16线译码器74LS154（逻辑符号如图1所示）和必要的门电路实现。用8选1数据选择器74LS151实现（逻辑符号如图2所示），说明：不需要进行自扩展。83图1图2

4.7数值比较器数值比较器：用于比较两个二进制数A、B的大小，通过3个输出端表示其比较的结果（A＞B、A＝B或A＜B）。数值比较器示意图84

4.7.11位数值比较器【例题】设计一个数值比较器，要求能够对两个1位二制数进行数值比较1位数值比较器真值表输

入输

出ABFA>BFA=BFA<B00011011010001100010逻辑表达式85逻辑电路图多位数值比较器的设计如A、B是两个多位二进制数，则应从最高位开始依次比较，只有所有位的数值全部相等时，两数才相等。【例题】设计两个4位二进制数A、B的数值比较器，输出高电平有效首先，列出真值表：86四位数值比较器真值表100001100001100001100001010××××××A0>

B0A0<

B0A0=

B0××××A1>

B1A1<

B1A1=

B1A1=

B1A1=

B1××A2>

B2A2<

B2A2=

B2A2=

B2A2=

B2A2=

B2A2=

B2A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3FA>BFA=BFA<BA0B0A1B1A2B2A3B3输出输入87写出逻辑式（逻辑图略）：88

4.7.2集成数值比较器74LS85：中规模集成4位二进制数值比较器74LS85逻辑符号AB比较结果级联输入89

4.7.2集成数值比较器数值比较器的自扩展：两片4位数值比较器74LS85实现8位数值比较器电路图904.8.1竞争和冒险产生的原因竞争：输入到同一个门的一组信号，由于存在一定的传输延迟，并且经过的途径不同，使得它们到达的时间有所不同，这种现象叫做“竞争”。冒险：如果由于在门的输入有竞争而导致在输出端产生干扰脉冲，则称为“冒险”。914.8.1竞争和冒险产生的原因竞争：两个输入端A和B的与门和或门中，当输入AB由01变为10，或由10变为01时，出现了竞争现象。冒险：如果A先变化，则与门产生冒险，或