COP2000实现原码一位除法

第3章验证测试3.1验证测试输入被除数：A3H输入除数：07H图2.7验证参考文献[1]李景华.可编程程逻辑器件与EDA技术［M］.北京：东北大学出版社，2001[2]COP2000实验指导书[3]唐朔飞.计算机组成原理（第二版）[M].北京：高等教育出版社，2008[4]王冠.VerilogHDL与数字电路设计[M].北京：机械工业出版社，2005[5]江国强.EAD技术习题与实验[M].北京：电子工业出版社，2005[6]杜建国.VerilogHDL硬件描述语言[M].北京：国防工业出版社，2004附录(源代码)MOVR0,#82HMOVR1,#04HMOVR2,#00HMOVR3,#07H;数据执行次数MOVA,R0MOV9FH,AMOVA,R1MOV9EH,AMOVA,R0;数据存入ANDA,#7FH;去掉符号MOVR0,AMOVA,R1ANDA,#7FHMOVR1,AMOVA,R1SUBA,#00H;断定除数是否为零JZOVERFLOWMOVA,R0SUBA,R1MOVR0,ALOOP:JZNEXTANDA,#80HSUBA,#00HJZS1SUBA,#80HJZS2S1:;为正上“1”MOVA,R0RLASUBA,R1MOVR0,AMOVA,R2RLAADDA,#01HMOVR2,AMOVA,R3SUBA,#01HJZNEXTMOVR3,AMOVA,R0JMPLOOPS2:;为负上“0”MOVA,R0ADDA,R1RLASUBA,R1MOVR0,AMOVA,R2RLAMOVR2,AMOVA,R3SUBA,#01HJZNEXTMOVR3,AMOVA,R0JMPLOOPNEXT:;根据最后的余数断定上0或上1MOVA,R0MOVR3,AANDA,#80HSUBA,#00HJZOUT1SUBA,#80HJZOUT2OUT1:;为正上1MOVA,R2RLAADDA,#01HANDA,#7FH;7位表示MOVR2,AJMPFOUT2:;为负上0MOVA,R2RLAADDA,#00HANDA,#7FH;7位表示MOVR2,AJMPFF:;断定符号为正负MOVA,9FHANDA,#80HMOVR0,AMOVA,9EHANDA,#80HSUBA,R0SUBA,#00HJZFF2JMPFF1FF1:;异号结果为1MOVA,R2ORA,#80HMOVR2,AOUTJMPOVERFF2:;同号结果为0MOVA,R2ORA,#00HMOVR2,AOUTJMPOVEROVER:JMPOVEROVERFLOW:END课程设计总结：本次课程设计让我收获颇丰，起初拿到课程设计题目，不知道如何去实现设计要求，经过前几天查阅资料，老师帮助，我对这次课程设计要求有了更深的了解，知道了具体应该怎样操作，怎样去实现原码一位除法器，怎样去操作Cop2000实验箱。我想说本次课程设计不但使我们复习了计算机组成原理课程的内容，还让我们复习并应用了算法设计与分析以及汇编语言课程的内容，我们加深了对计算机系统概念的理解。。我衷心感谢学校和老师给我们安排了这次课程设计，我们平时在享受信息时代带来的方便迅捷的同时也养成了懒惰、急于求成的坏习惯，而这次的课程设计不允许我们偷懒，每个人必须下足功夫才能够完成，而在完成的过程中，我们的心态也悄然发生了变化，从开始的些许抵触转变为乐在其中，这难道不值得感谢吗？我衷心的希望学校学院能给我安排更多的此类实践课程，增强我们