计算机结构与逻辑设计课件：基本运算器的设计方法

计算机结构与逻辑设计（第十次课）测验评述设计一个2bits乘法电路

F=A（2bits）×B（2bits）1.组合电路设计方法A1P3A0P2B1P1B0P0A1A0B1B0P3P2

P1P0000

000

0

0000100

0

00010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001

B1B0A1A0000111100001111

10

B1B0A1A000011110000111110

11

B1B0

A1A000011110000111111110

11

B1B0

A1A000011110000111111110P3P2P1P0P3=A1A0B1B0P2=A1A0B1+A1B1B0P1=A1B1B0+A1A0B0+A0B1B0+A1A0B1P0=A0B0&1A0B0P0MSI标准化设计方法P3=Σm(15)P2=Σm(10,11,14)P1=Σm(6,7,9,11,13,14)P0=Σm(5,7,13,15)BIN/HEX0132324516708910111213EN1415A1A0B1B0&1P3P0571315&P1679111314&P2101114

B1B0A1A0000111100001111

10

B1B0A1A000011110000111110

11

B1B0

A1A000011110000111111110

11

B1B0

A1A000011110000111111110P3P2P1P0

MUX10012

3ENG--03

MUX10012

3ENG--03

MUX10012

3ENG--03

MUX10012

3ENG--03A1A00

000&B1B0P3P1P2P0A1A00

0B10A1A00

B1B00A1A00

0B0B00&B1B0=1B1B0三、用全加器实现

A1

A0

×

B1

B0

A1B0

A0B0+A1B1

A0B1A1B1+C

A1B0+A0B1A0B0C是（A1B0+A0B1）的进位COΣ

CIPQCOΣ

CIPQ&&&&A1B1A1B0A0B1A0B0

P3P2P1P0全加器COΣ

P

QCOΣ

P

Q&&&&A1B1

A1B0A0B1A0B0

P3P2P1P0半加器加法器&&&A1B1A1B0

A0B1A0B0P3P2P1P0

3210COΣPQ32103210CI&本题要设计的是乘法器，并非乘法ALU，因此只要用组合电路实现。乘法器：速度快,成本高，因而只适用于位数少，功能低的电路。ALU：速度低，成本低，适用于位数多，功能强的电路。3210COΣ74283P

Q32103210CI加法器是组合电路，一旦其输入发生变化，其输出立刻跟随变化（只有一小段延迟），相当于电路中的即时系统，所以该电路的输出将不停地变化下去。要实现累加功能，在加法器的输入与输出之间必须有受时钟信号控制的寄存器。3210COΣ74283P

Q32103210CI

Q3Q2Q1Q0END3D2D1D0

计数器、移存皆可（用于置数状态），如不需移动，用普通数据寄存器即可。靠加于寄存器的时钟控制,每个周期改变一次数据。3210COΣ74283P

Q32103210CI

Q3Q2Q1Q0END3D2D1D0

置被加数CP

Q3Q2Q1Q0END3D2D1D0

A1A0B1B01VccQ3Q2Q1Q0QCB

74190MEND3D2D1D0LD当递减计数器等于0以后，应控制运算电路的什么功能？控制清0——没有观察的时间，须安排存数操作，待运算结果被存起来以后方可清除。控制使能——让运算器停止运行，等待处理（欲使电路重新操作，只要对计数器置数即可）另一种思路将A1A0B1B0组成一组代码，通过译码器变成16个对应的信号，分别选择一个寄存器使之激活（该寄存器可以输出代码，其他寄存器输出全为0），每个寄存器中存放的是该输入信号A1A0B1B0对应的结果，最后将个寄存器所存储的代码通过4个或门输出。

译码器A1A0B1B0≥1P3≥1P0线逻辑ABCDABCD（线与）ABCDA+B+C+D并非所有的电路都能线与（或），普通TTL与CMOS严禁线与，只有OC门和TS门方可线与

译码器A1A0B1B0P3P0这是什么？ROM365+817Σ321302312010CICO1DC1移位寄存器百位十位个位

000011110101

100001001011CP01001010011101

101110000000110

0

000001011010010000000001001010011000

01

1

00000000100100100000000010Q1Q2Q3Q4DSD1D2D3D4

Q1Q2Q3Q40000001101100101

0

365CPQ1Q2Q3Q4DSD1D2D3D4

CPQ1Q2Q3Q4

0101

0110

0011CPCP

实验评述

报告严谨的作风波形图——方格纸，标度明确（纵、横），时间对准。逻辑图——符号标准，标出型号，框出芯片，标明引脚。

用直尺画方案讨论与结果

——测试电路与记录工程观念血型题用1个与非门，3个4选1数据选择器，共用3片芯片。不光是电路本身，还要考虑总体成本，印制板面积，连线长短、加工方便等因素，故只要2片。

自学检查

一，复习题主存储器的基本结构是怎样的？所配之寄存器各有什么用途？图中存储矩阵的容量多大？有多少字？有多少位？

存贮矩阵MARMDR8bits16bits何谓线性译码？其特点如何？双向译码与线性译码的区别何在？其存储单元的结构有何不同？图5.3与图5.6所示存储器个是几字几位？其模为多少？RAM的位扩展方法的要领是什么？RAM的字扩展方法的要领是什么？该方法与译码器的扩展方法有何共同处？为什么？解读图5.14与图5.16

DRAM与SRAM有何区别？其优、缺点如何？DRAMSRAM机理性能读写