第三章逻辑门电路二

第三章逻辑门电路2024/4/2123.5TTL门电路参数2024/4/213电压传输特性曲线：vo=f（vi）ABCDE（1）电压传输特性2024/4/214（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，一般规定输出高电压的最小值VOH（min）=2.4V。（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，一般规定输出低电压的最大值VOL（max）=0.4V。(2)输入和输出的高、低电平2024/4/215（2）输入和输出的高、低电平（3）输入低电平电压VIL——反相器中是指输出电压下降到VOH（min）时对应的输入电压。即输入为逻辑“0”的值，如VIL

=0.3V。一般规定VIL（max）=0.8V。（4）输入高电平电压VIH——反相器中是指输出电压下降到VOL（max）时对应的输入电压。即输入为逻辑“1”的值，如VIH

=3.6V。一般规定VIH（min）=2V。2024/4/216（2）输入和输出的高、低电平（5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 转折区中点对应的输入电压称为阈值电压或门槛电压2024/4/217（3）直流噪声容限低电平噪声容限

VNL＝VIL(max)-VOL（max）＝0.8V-0.4V＝0.4V高电平噪声容限

VNH＝VOH（min）-VIH(min)＝2.4V-2.0V＝0.4VTTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围称为输入端噪声容限。2024/4/218（4）交流噪声容限必须有足够的变化幅度和作用时间（能量累积）才能使输出状态改变三极管的存储效应导致的开关时间分布电容的充放电过程门电路对窄脉冲的噪声容限——交流噪声容限高于直流噪声容限2024/4/219(5)扇入(fanin)与扇出(fanout)数扇入系数：电路的输入端个数扇出系数：数字电路输出驱动同类门电路的能力2024/4/2110一般规定IIL＜1.6mA输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流入的电流，也称灌电流扇入与扇出数——灌电流2024/4/2111扇入与扇出数——拉电流输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流，也称拉电流，主要原因:倒置放大效应：IIH=βiIB1

βi为倒置放大的电流放大系数IIH的数值比较小，一般规定：IIH＜40μA2024/4/2112

当负载门的个数增加，灌电流增大，会使T3过度饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，一般规定IOL=8mA。由此可得出:NOL称为输出低电平时的扇出系数。扇出能力——灌电流工作当驱动门输出低电平时，电流从负载门灌入驱动门2024/4/2113

NOH称为输出高电平时的扇出系数。一般规定:IOH=0.4mA。由此可得出：

拉电流增大时，RC4上的压降增大，T4进入饱和状态，失去射极跟随功能，会使输出高电平随IOH增大而降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。扇出能力——拉电流工作当驱动门输出高电平时，电流从驱动门拉出，流至负载门的输入端。2024/4/2114（6）传输延迟时间输出电压波形比输入信号滞后，波形的上升沿和下降沿也将变坏二极管和三极管的状态转换需要时间寄生电容的存在把输出波形电压由低电平跳变为高电平时的传输延迟时间记做tPLH把输出波形电压由高电平跳变为低电平时的传输延迟时间记做tPHLtPLH和tPHL都可以通过实验方法测定2024/4/2115（7）功耗静态功耗：电路没有状态转换时的功耗空载导通（输出为低电平）功耗PON空载截止（输出为高电平）功耗POFF一般PON>POFF动态功耗状态转换的瞬间，尤其是输出由低向高转换时，T4和T3的交替并不完全理想，T4可能会在T3尚未完全截止前导通（why？），从而出现尖峰电流电路中容性负载的存在，由于电容的充放电过程将增加电路的功耗2024/4/2116容性负载引起的动态功耗2024/4/2117电容的动态功耗(电容消耗部分)WC电容的储能，C=电容容量，V=电容两端电压，最终约等于VCCA对于交变的方波，则有教材P103

公式

2024/4/2118电容的动态功耗（整体功耗）功耗还应包括R和T4及二极管上的消耗所以整体功耗应该为：由此可以看到，充电过程中其它部分消耗的功率与电容上存储的功率为1:1A2024/4/2119（8）延时-功耗积理想的数字电路，要求它最好延时很小同时功耗也很小，但实际上这两者往往呈反比关系。延时-功耗积定义了一种综合性指标DPPD为门电路的功耗2024/4/21203.6TTL电路的拓展2024/4/2121在工程实践中，有时需要将不定个数门的输出端并联使用，以实现某种逻辑，比如与逻辑，称为线与。当输入端个数不确定的情况下，无法事先安排具有合适个数输入端的与门。线与顾名思义，就是通过直接连线的方式实现逻辑与。2024/4/2122普通的TTL门电路进行线与可能会导致大电流产生，从而造成电路损坏2024/4/2123另外，普通的TTL电路输出的高电平电压值固定，无法满足对输出不同高低电平的特殊需要。为此，专门设计了一种可以进行线与的门电路——集电极开路门（OC）。2024/4/2124OC（OpenCollect）

集电极开路门电路2024/4/2125集电极开路门2024/4/2126OC门的应用（1）线与“线与”2024/4/2127OC门的应用（2）电平转化通过改变上拉电压改变输出电平，如下图：输出的低电平仍然为0.3V输出高电平变为10V2024/4/2128

输出低电平最差情况时，一个TTL门电路输出为低，其它为高，所有灌入电流进入一个TTL门电路。此时必须保证IOL<IOLmax，即：保证输出电压小于VOL（max）。RP不能太小。

外接上拉电阻RP的选择电容的影响负载电容和离散电容的存在，RP过大会使RC时间常数增大，开关速度变慢。所以，在可能的情况下希望选取较小的RP。

两者矛盾

输出高电平最差情况时，所有TTL门电路输出为高，所有拉电流流经RP，使RP压降太大，有可能不能保证输出电压高于VOH（min）。所以，RP不能太大。2024/4/2129当输出低电平时：

由：得：RP不能太小。RP为最小值时要保证输出电压为VOL（max）。OC门进行线与时，外接上拉电阻RP的选择（P97）2024/4/2130当输出高电平时：

RP不能太大，RP为最大值时要保证输出电压为VOH（min）

RP太大也会因分布电容的存在而影响OC门的开关速度得：VCC-VOH（min）=IIHRP（max）

由：OC门进行线与时，外接上拉电阻RP的选择所以：RP（min）＜RP＜RP（max）m`=输入端的个数2024/4/2131负载门数v.s.负载输入端数2024/4/2132OC门总结OC门是普通TTL逻辑的集电极开路结构OC门必须选择合适的上拉电阻OC门提供了简单的方法使得多个TTL输出可以接在一起OC门可以改变TTL输出的逻辑“1”的电平值2024/4/2133三态门（Tri-stateLogicTSL）什么叫三态门：一个电路的输出不仅有高电平和低电平，而且还有高阻状态与外界隔离开。高阻态是指电路看起来像一个阻值非常高的电阻，既不向外输出电流也不从外界吸收电流，对外界几乎不产生影响。OC门如果没有上拉电阻，当它输出高电平时就相当于处在高阻态。但是OC门必须有上拉电阻存在，而且上拉电阻还不能太小，否则负载能力太差，所以不能简单的当三态门使用。2024/4/2134三态门工作原理CS（ChipSelect）=1时T5倒置放大状态T6饱和、T7截止其余与一般与非门相同CS=0时T5饱和、T6截止、T7饱和T4截止T2和T3截止驱动输出L的T3与T4均截止，相当于断开，既非高电平亦非低电平：三态●2024/4/2135三态门在计算机总线结构中有着广泛的应用（a）组成单向总线——实现信号的分时单向传送。（b）组成双向总线，实现信号的分时双向传送。三态门的应用2024/4/2136数字逻辑值的几种常用标记符号H= 逻辑1L= 逻辑0

X= 任意值，随便1或0Z= 高阻2024/4/2137肖特基势垒二极管（SBD）金属材料可选铝、金、钼、镍和钛等，半导体常为硅（Si）或砷化镓（GaAs）电子比空穴迁移率大，为获得良好的频率特性，故选用N型半导体材料为基片在金属内部和半导体导带相对应的分能级，电子密度小于半导体导带的电子密度扩散电流与漂移电流达到动态平衡，在金属与半导体之间形成一个接触势垒，即肖特基势垒主要优点：由于肖特基势垒高度低于PN结势垒高度，故其正向导通门限电压和正向压降都比PN结二极管低（压降在0.2-0.5V左右，典型值0.3V）由于SBD是一种多数载流子导电器件，不存在少数载流子积累引起的反向恢复问题。SBD的反向恢复时间只是肖特基势垒电容的充、放电时间，完全不同于PN结二极管的反向恢复时间，开关速度非常快，开关损耗也特别小2024/4/2138改进型TTL门电路——抗饱和TTL电路肖特基势垒二极管（SBD）：金属和半导体接触组成单向导电性导通阈值比较低，约为0.2～0.5V导电机制是多数载流子，电荷存储效应小，开关速度快抗饱和三极管：BJT的基极和集电极并联SBD，制造工艺和普通TTL相容，无需增加工艺步骤SBD先于集电结导通，钳制集电结正向压降为0.4V左右分流BJT基极电流，减少饱和程度2024/4/2139肖特基TTL电路74S系列的几点改进：采用抗饱和三极管电阻值减小一半左右输出级采用了达林顿复合管结构输入端加了保护二极管将Re2用“有源下拉电路”代替肖特基TTL电路的缺点：减小电阻功耗加大T3导通时脱离深度饱和状态，导致输出低电平略升高到0.4-0.5V左右+VV12312312313123123e5Tc4CCoTR34c2RT512CATBTRb1RT6Rb6c6R2024/4/2140TTL集成逻辑门电路系列简介74系列——为TTL集成电路的早期产品，属中速TTL器件74L系列——为低功耗TTL系列，LowPowerTTL，简称LTTL系列74H系列——为高速TTL系列，HighSpeedTTL，简称：HTTL系列74S系列——为肖特基TTL系列，进一步提高了速度，Schot