《电工电子技术简明教程》 课件 20 八路抢答器电路的制作与调试

1、了解触发器和时序逻辑电路的概念。2、了解常用集成触发器的型号和应用，能根据任务要求选择合适的触发器。3、掌握常用时序逻辑电路的型号和应用，能用十进制计数器和门电路实现任意进制计数器。4、能按照逻辑电路图，选择器件，制作有实际应用功能的八路抢答器电路。返回主目录任务28八路抢答器电路的制作与调试知识要点一、触发器的基本电路具有记忆功能的逻辑电路叫做触发器，触发器是各种具有记忆功能的电路的基本单元电路。在逻辑电路中有了触发器，除了能实现各种逻辑功能外，还有了记忆功能，这就是电脑的基本组成原理。对于触发器而言，输入信号一旦输入进去，即使撤消输入信号，电路的输出仍将保持在有信号的状态，除非再重新输入新的命令。1．基本RS触发器基本RS触发器又称直接复位、置位触发器。它是构成其它各种功能触发器的最基本单元。（1）用与非门构成的基本RS触发器（2）与非门构成的基本RS触发器的逻辑功能

图20.1与非门构成的基本RS触发器【重要结论】基本RS触发器具有保持、直接置位、直接复位的功能。但存在着“不定态”和输出状态时刻直接受输入信号控制的缺点。2．触发器逻辑功能的描述触发器的逻辑功能通常用特性表、特征方程和时序图来描述。（1）特性表描述组合逻辑电路输出与输入之间逻辑关系的表格称为真值表，由于触发器的次态Qn+1不仅与输入的触发信号有关，而且还与触发器原来的状态Qn有关，所以应把Qn也做为一个逻辑变量列入真值表中，这种真值表叫做触发器的特性表。基本RS触发器的特性表如表20.1所示。在表20.1中，Qn+1与Qn、R、S之间一一对应的关系，直观地表示了基本RS触发器的逻辑功能。

输入原态次态功能说明ＱnQn+1000001不定态不允许01010100置010100111置111110101保持表20.1与非门构成的基本ＲＳ触发器的特性表(2)特性方程反映触发器次态Qn+1与原态Qn及输入、之间关系的逻辑表达式叫作特性方程。基本RS触发器的特性方程是：

式中：为约束条件，表示两个输入端、不能同时为0二、同步触发器基本RS触发器具有直接置0、置1的功能，当S和R的输入信号发生变化时,触发器的状态就立即改变。在实际使用中，要求触发器按一定的时间节拍动作，即触发器的翻转时刻要受一个时钟脉冲的控制。由时钟控制的触发器叫做同步触发器，同步触发器又分为RS触发器、JK触发器、D触发器和T触发器等。1．同步RS触发器在基本RS触发器的基础上，再加上两个与非门即可构成同步RS触发器，其逻辑图和逻辑符号如图20.2所示。S为置位输入端，R为复位输入端，CP为时钟脉冲输入端。图20.2同步RS触发器a)逻辑图b)逻辑符号时钟输入原态新态功能说明CPRSＱnQn+100××××0101保持1100000101保持1101010111置11110100100置011111101不定不允许表20.2同步RS触发器的特性表同步RS触发器的的特性方程为：

2．同步JK触发器由于同步ＲＳ触发器中存在着不定状态，给使用带来不便，为了从根本上消除这种情况，可将同步ＲＳ触发器的输出端Q和交叉反馈到时钟控制门的输入端，利用Q和互补的逻辑关系形成反馈，来解决不定态问题。同时将输入端S改称为J，输入端R改称为K，这样就构成了JK触发器。图20.3(a)所示是同步JK触发器的逻辑图，图20.3(b)所示是其逻辑符号。图20.3同步JK触发器a)同步JK触发器的逻辑图

b)同步JK触发器的逻辑符号

JKQnQn+1功能说明000101Qn+1=Qn

保持010100Qn+1=0置0100111Qn+1=1置1110110

翻转功能JK触发器的特性方程为：3．同步D触发器为了克服同步RS触发器的输入端R、S不能同时取1的不足，并且有时也需要只有一个输入端的触发器，于是将ＲＳ触发器G3门的输出与输入端R相连，并把输入端S更名为D接成图20.4(a)所示的形式，这样就构成了只有单输入端的Ｄ触发器，它的逻辑符号如图20.4(b)所示。

D触发器解决了触发器出现不定态的问题，但在CP=1期间，触发器的输出仍然受D端信号的直接控制。图20.4同步D触发器a)逻辑图b)逻辑符号

表20.4D触发器的特性表DQnQn+1功能说明000100置0110111置14．T和T′触发器如果把JK触发器的两个输入端J和K相连，并把相连后的输入端用T表示，就构成了T触发器，如图20.5所示。此式表明：每输入一个时钟脉冲，触发器的状态就翻转一次。这种只具有翻转功能的触发器称为T′触发器。同步触发器有一些共同特点：在时钟脉冲CP=0期间，触发器的状态不受输入信号的影响，保持原状态不变；在CP=1期间，随着输入信号的变化，触发器的状态随之变化，这种触发方式称为电平触发方式。触发器在CP=1期间，输出状态仅翻转一次，称为可靠翻转。如果在CP=1期间，输入信号多次发生变化，触发器的输出也会发生相应的多次翻转，这种现象称为“空翻”。触发器的空翻现象对于实际应用是不允许的。为了避免空翻的出现，可以将电路在结构上加以改进，使用主从触发器和边沿触发器。图20.5T触发器的逻辑图表20.5T触发器的特性表T功能说明0保持1翻转如果在T触发器中令T=1，则得特性方程：四、主从JK触发器主从JK触发器的逻辑图和逻辑符号如图20.6所示。它由主触发器、从触发器和非门组成。和是主触发器输出端，是从触发器的输出端，即触发器的输出端。五、边沿触发器边沿触发器只在时钟脉冲的上升沿（或下降沿）的瞬间，电路的输出状态才根据输入信号做出响应，也就是说，只有在时钟的边沿附近输入的信号才是真正有效的，而在CP=0或CP=1期间，输入信号的变化对触发器的状态均无影响。按触发器翻转所对应的CP时刻不同，可把边沿触发器分为CP上升沿触发和CP下降沿触发。按逻辑功能不同，可把边沿触发器分为边沿D触发器和边沿JK触发器。1.边沿D触发器边沿D触发器又称为维持阻塞D触发器。如图20.7所示，是维持阻塞D触发器的逻辑符号图。图20.6主从JK触发器a）逻辑图b）逻辑符号c）带直接置位端和直接复位端的逻辑符号图20.7维持阻塞D触发器的逻辑符号表20.6边沿D触发器的特性表CPDQnQn＋1↑000↑010↑101↑111由特性表可以得出D触发器的特性方程：

Qn＋1＝D74LS74是一种常用的集成双D触发器，如图20.8所示，是其外引线排列图。字母符号上的横线表示输入低电平有效；在一个器件内如果包含有两个以上的触发器，称作多触发器集成器件，在同一个触发器的输入、输出符号前加同一数字，如1D、1Q、1CP、1等等，表示这些引脚属于同一触发器的引出端。

图20.8双D集成触发器74LS74的外引线排列图2.边沿JK触发器集成JK触发器的逻辑符号如图20.9所示。需要特别说明的是，D触发器和JK触发器都有CP上升沿触发和下降沿触发的产品，只不过大部分D触发器是CP上升沿触发，而大部分JK触发器是CP下降沿触发。表20.7是下降沿触发型JK触发器的逻辑功能表。

图20.9下降沿触发的JK触发器的逻辑符号CPJKQnQn+1功能说明××0110××××××10直接置1直接置0↓↓111100000101Qn+1=Qn保持↓↓111101010100Qn+1=0置0↓↓111110100111Qn+1=1置1↓↓111111110110

翻转功能表20.7下降沿触发型JK触发器的逻辑功能表下降沿触发型JK触发器的其特性方程为：Qn＋1=(CP下降沿有效)集成JK触发器74HC112为双下降沿JK触发器，其引脚排列图如图20.10所示。用一片74HC112可以组成图20.11所示的单按钮电子开关电路，通过继电器KA，可以控制其它电器的工作状态，如台灯、电风扇等等。六、时序逻辑电路的组成和分类触发器是具有记忆功能的逻辑单元电路，它和组合逻辑电路结合起来，就构成了具有各种功能的时序逻辑电路，基本的时序逻辑电路有计数器和寄存器。1．时序逻辑电路的组成图20.10双下降沿JK触发器74HC112的引脚排列图图20.11用双下降沿JK触发器74HC112构成的单按钮电子开关电路时序逻辑电路在任一个时刻的输出状态不仅取决于该时刻电路的输入信号，而且还取决于电路原来的状态。时序电路由组合逻辑电路和存储电路组成，组合逻辑电路是由各种逻辑门电路组成，存储电路是由各种触发器组成。如图20.12所示，是时序逻辑电路的组成框图。在这个框图中，X（x1，x2…xi）代表输入信号，Z（z1，z2…zi）代表输出信号，W（w1，w2…wi）代表存储电路的输入信号，Y（y1，y2…yi）代表存储电路的输出信号。2．时序逻辑电路的分类根据电路中存储电路状态转换方式的不同，时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，所有触发器的时钟输入端CP都连在一起，使所有触发器的状态变化和时钟脉冲CP是同步的。在异步时序逻辑电路中，时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。因此，各个触发器状态的变化有先有后，并不都和时钟脉冲CP同步。

图20.12时序逻辑电路框图3．时序逻辑电路的分析方法时序电路的分析就是根据已知的逻辑电路，求出电路所能实现的逻辑功能，从而了解它的用途。具体分析步骤如下：（l）写方程式根据给定的时序电路写出时钟方程、驱动方程和输出方程，也就是各个触发器的时钟信号、输入信号及电路输出信号的逻辑表达式。（2）求状态方程把驱动方程代人相应触发器的特性方程，即可求出电路的状态方程，也就是各个触发器的次态方程。（3）列出状态转换表把电路的输入和现态的各种取值组合代入状态方程和输出方程进行计算，求出相应的次态和输出，填入状态转换表。（4）用文字对电路的逻辑功能进行描述。七、集成寄存器寄存器是一种重要的数字逻辑部件，常用于接收、暂存、传递数码和指令等信息。一个触发器有两种稳定状态，可以存放一位二进制数码。存放n位二进制数码需要n个触发器。为了使触发器能按照指令接收、存放、传送数码，有时还需配备一些起控制作用的门电路。寄存器按它的功能可分为两大类：数码寄存器和移位寄存器。1．数码寄存器在数字系统中，用来暂时存放数码的单元电路称为数码寄存器，它只有接收、暂存和清除原有数码的功能。现在以集成四位数码寄存器74LS175来说明数码寄存器的电路结构和功能。

74LS175是一个四位寄存器，它的逻辑图如图20.13所示。它是由4个D触发器组成，D0～D3是数据输入端，Q0～Q3是数据输出端，是反码输出端。各触发器的复位端（直接置0端）连接在一起，做为寄存器的总清0端（低电平有效）。74LS175的逻辑功能见表20.8。2．移位寄存器移位寄存器具有数码寄存和移位两个功能。所谓移位功能，就是在寄存器中所存的数据，可以在移位脉冲的作用下逐次左移或右移。若在移位脉冲（一般就是时钟脉冲）的作用下，寄存器中的数码依次向右移动，则称右移；如依次向左移动，称为左移。只能进行单向移位功能的称为单向移位寄存器；既可右移又可左移的称为双向移位寄存器。图20.13四位数码寄存器的逻辑图

输入输出 CPD0 ×

×011 ↑1101 ↑0011 0×

图20.14四位右移寄存器

（2）集成移位寄存器集成寄存器的种类很多，现以74LS194和CD4015两种型号寄存器为例介绍集成移位寄存器的功能和应用。①集成寄存器74LS19474LS194是一种典型的中规模四位双向移位寄存器。其逻辑图及逻辑符号如图20.15所示，功能表如表20.9所示。图20.1574LS194四位双向移位寄存器a)新标准符号b)旧标准符号M1M0CPSRSLD0D1D2D3Q0Q1Q2Q3功能说明0×××××××××0000异步置01××0××××××Q0Q1Q2Q3静态保持100↑××××××Q0Q1Q2Q3动态保持101↑DIR×

××××DIRQ0Q1Q2右移110↑×DIL××××Q1Q2Q3DIL左移111↑××D0D1D2D3D0D1D2D3并行输入

表20.974LS194的功能表由表20.9可知，当清零端为低电平时，输出端Q0～Q3均为低电平；当M1M0=00时，移位寄存器保持原来状态；当M1M0=01时，移位寄存器在CP脉冲的作用下进行右移位，数据从SR端输入；当M1M0=10时，移位寄存器在CP脉冲的作用下进行左移位，数据从SL端输入；当M1M0=11时，在CP脉冲的配合下，并行输入端的数据存入寄存器中。总之，74LS194除具有清零、保持、实现数据左移、右移功能外，还可实现数码并行输入或串行输入、并行输出或串行输出的功能。②集成寄存器CC4015CC4015是串入串出右移位寄存器的典型产品，其引线分布如图20.16所示，功能表见表20.10。CC4015由两个独立的四位串入串出移位寄存器组成，每个寄存器都有自己的CP输入端和各自的清零端。

图20.16CC4015引线排列图表20.10CC4015功能表CPDCrQ0Q1Q2Q3××10000↓×0保持↑000Q0Q1Q2↑101Q0Q1Q23．快速闪存技术与U盘闪存也就是现在已经广泛应用的FlashRAM，是一种非易失性存储器。一般的半导体存储器，无论是SRAM还是DRAM，都需要用电源来保存数据，特别是DRAM，它需要周期性的进行刷新才可以保证其存储的数据不会丢失。根据逻辑结构的不同,FlashRAM主要分为两种类型NAND和NOR，一般存储卡用的是NAND型FlashRAM，目前最大的闪存生产商是INTEL和AMD。我们常见的存储卡，如SM、CF、MMC、SD和MemoryStick都采用了NAND型的FlashRAM。因其接口形状类似英语字母U，故称其为U盘。闪存的主要特点：（1）U盘的可靠性极高，可以确保100万次以上的可靠写入。（2）U盘的容量大，存储密度高。产品的容量从最开始的32MB，已经发展到32GB和64GB的规格，不久将可以达到128GB。（3）U盘的存储速度快。写入速度600KB/S，读出速度950KB/S，是普通软驱传输速度的30倍以上。（4）U盘使用方便。只有打火机的一半大小，携带方便，支持热插拔。（5）U盘还具有抗震、防潮、在高温和低温环境下都能可靠工作的优点。八、计数器1．计数器的类型计数器是应用最为广泛的时序逻辑电路之一，它不仅可以累计输入脉冲的个数，而且还常用于数字系统的定时、延时、分频及构成节拍脉冲发生器等。计数器的种类很多，分类方法也不相同。（1）按计数进制分可分为二进制计数器、十进制计数器、任意进制计数器。（2）按计数的增减可分为加法计数器、减法计数器、可逆计数器。（3）按计数器中各触发器的翻转是否同步可分为异步计数器、同步计数器。2．集成计数器集成计数器具有功能完善、通用性强、功耗低、工作速度高且功能可以扩展等许多优点，因而得到广泛应用。目前由TTL和CMOS电路构成的中规模集成计数器有许多品种。（1）集成计数器74LS16174LS161是四位二进制同步计数器，具有计数、保待、预置、清零功能，其逻辑符号如图20.17所示。用74LS161构成任意进制的计数器74LS161不但能实现模16的计数功能，还可以构成任意进制的计数器。常用的方法有：预置数端复位法和异步清零复位法。①预置数端复位法②异步清零复位法图20.1774LS161逻辑符号a)新逻辑符号b)