信号完整性基础培训课件

欢迎大家的到来

信号完整性基础培训课件Page2目录第一章信号完整性基础知识第二章案例分析1.1.1时域和频域1.1.2上升时间1.1.4阻抗1.1.5S参数1.2信号完整性的影响因素1.1基本概念1.1.3传播时间1.2.1反射1.2.2串扰1.2.3电源完整性1.2.4电磁干扰1.2.5插入损耗2.1反射案例分析2.2串扰案例分析2.3电源完整性案例分析2.4电磁干扰案例分析2.5插入损耗案例分析Page3时域：时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随着时间的变化。时域是真实世界，是惟一实际存在的域。因为我们的经历都是在时域中发展和验证的，已经习惯于事件按时间的先后顺序地发生。而评估数字产品的性能时，通常在时域中进行分析，因为产品的性能最终就是在时域中测量的。

频域：自变量是频率,即横轴是频率,纵轴是该频率信号的幅度,也就是通常说的频谱图。频谱图描述了信号的频率结构及频率与该频率信号幅度的关系。1.1基本概念1.1.1时域和频域1.信号完整性基础知识时域和频域的概念Page4频域平面频域（不显示负向变换）信号的时域分析与频域分析既相互独立又密切相关。可以通过傅里叶变换把它们联系起来并互相转换。（不显示负向变换）频域时域时域平面1.信号完整性基础知识时域和频域的关系Page5上升时间一般定义为从波形的10%处上升到90%处所需要的时间，也有定义是规定从20%处到80%处。用完全相同的方式定义下降时间，即从波形的90%处下降到10%处所需要的时间。一个信号周期的时间长度是1/f，其中f是频率。所以频率为1MHz(每秒1百万周期)的正弦波的周期是百万分之一秒，即1us或者10000ns。这个正弦波的上升时间大约是周期的1/3，即大约是333ns。1.信号完整性基础知识1.1.2上升时间Page61.1.3传播时间1.信号完整性基础知识传播速度=所有的物质都有一种特性，叫相对介电系数（DK），它反映的是物质存储电荷的能力，信号在物质中的传播速度（单位：in/ns）可以按照下式计算：W=走线宽度（mil）H=走线和参考层之间的距离（mil）由公式可知分子永远不会比1.0大。信号在微带线中的传播速度永远不会比在带状线（周围是相同的材料）中慢。公式是从上面是空气下面是电介质材料的简单微带线中得出的。如果是嵌入式微带线，分子要相对大一些（传播速度要慢一些），但是不会超过1.0这个极限值。×传播时间（带状线）传播时间（微带线）=目前用于估算微带线的方法：用周围是相同电介质材料的带状线中的传播时间的变化率来表示微带线中信号传播时间。

微带线与带状线的传播时间Page7多种原因都可以导致信号时序的不一致。器件本身就可以导致这一点。信号穿过某个器件时，有一个最快时间。每个器件的时间参数都不相同，而信号传播时要在电路上穿过多个器件。走线本身也会有传播延时。但是，在电路和系统中，对于某个特定的时间和位置，要求信号必须一致。电路板设计者通过走线的长度来控制信号的时序。通过增加走线的长度，可以增加走线的传播时间。如果我们需要某段走线有一个固定的延时，可以通过调整走线长度来实现。通常高速电路设计人员常说“时序就是一切”。在复杂电路设计中，经常会有贯穿整个电路的总线信号。在某些情况下，要求这些信号必须完全一致。1.信号完整性基础知识时序Page81.1.4阻抗1.信号完整性基础知识在信号完整性起着重要作用的高速数字系统中，常把信号成为变化的电压或者电流。我们把阻抗定义为电压与电流之比，通常用大写字母Z表示阻抗。Z=V/I这个定义，始终都是正确的，且式子中的电压、电流和互连线的阻抗这三个基本参量的相互影响决定了所有的信号完整性效应。用阻抗描述信号完整性：任何阻抗突变都会引起电压信号的反射和失真，这使信号质量会出现问题。信号的串扰是由两条相邻信号线条（包括其返回路径）之间的电场和磁场的耦合引起的，信号线间的互耦电容和互耦电感产生的阻抗决定了耦合电流的值。电源轨道塌陷实际上与电流分布系统（PDS）的阻抗有关。系统中必然流动着一定的电流量以供给所有的芯片，并且由于在电源和地之间存在着阻抗，所以当芯片电流切换时，就会形成压降。这个压降意味着电流轨道和地轨道从正常值下塌陷。最大的EMI根源是流经外部电缆的共模电流，此地平面上返回路径的阻抗越大，电压降即地弹就越大，由它再激起辐射电流。减少电缆电磁干扰的最常用的方法是在电缆周围使用铁氧体扼流圈，这主要是为了增大共模电流所受到的阻抗，从而减少共模电流。Page9Page10信号路径返回路径VsignalVsignal1.信号完整性基础知识图中微带线电流分布。两线间距分别为5mil、15mil。图中明亮的颜色表示较高的电流密度，右图为Ansys公司的AnosftQ2D仿真得到传输线的阻抗Page11

信号在传输线的传播实际上是信号路径与返回路径之间的电容在不停地充电！信号受到的瞬态阻抗就是信号电压V与电流I的比值瞬态阻抗1.信号完整性基础知识信号每走一步就使一个电容充上电设步长为△x，每个小电容的大小C就是传输线单位长度的电容量CL与步长△x的乘积：信号在导线上传播时,电流I是一个常量：材料的介电常数瞬态阻抗信号的速度信号的电压Page12

特性阻抗对于均匀传输线，当信号在上面传播时，在任何一处受到的瞬态阻抗都是相同的。在瞬态阻抗不变时，我们将其称为特性阻抗，特性阻抗在数值上与瞬态阻抗相等，它是传输线的固有属性，且仅与材料特性、介电常数和单位长度电容量有关，而与传输线长度无关。无损传输线特性阻抗计算公式：影响LC的因素必然影响特性阻抗1.信号完整性基础知识如果线宽增加，单位长度电容就增加，相应的特性阻抗就下降；如果介质厚度增加，单位长度电容就减小，相应的特性阻抗就增大。Page13过孔阻抗1.信号完整性基础知识TheparasiticcapacitanceTheparasiticinductanceD1:ThePadDiameterD2:TheAnti_padDiameterH:TheheightofviaD:ThediameteroftheviaPage141.信号完整性基础知识

差分对是指一对存在耦合的传输线，差分信号的传输是利用两个输出驱动来驱动两条传输线。一根携带信号，另一根携带它的互补信号。所需要的信号线就是两条传输线上的电压差，它携带者传输信息。差分信号共模信号差分对Page15构成一个差分对只需两条传输线，每条线都是简单的单端传输线。两条线合起来称之为是一个差分对。理论上说，任何两条传输线都可以构成一个差分对。如同单端传输线，差分对传输线也存在多种横截面形状，理论上，任意两条传输线都构成差分对。但五四种特性将会优化大带宽差分信号的传输性能。共面线边缘耦合差分微带线边缘耦合差分带状线1.差分对最重要的性质就是它的横截面积是恒定不变的，而且对差分信号有一个恒定的阻抗。这些特性将会保证反射和失真达到最小。2.差分对每根线上的时延是相同的，从而确保了差分信号边沿的陡峭，两条传输线上任何时延差或错位（skew）都会使差分信号变成共模信号。3.两条传输线要完全相同，线的宽度和两条线间的介质间距也完全相同。这种特性叫对称性。4.差分对的两条线间没有耦合，导致对抗噪声能力下降。与单端相比，线间耦合程度越强，差分信号就越不容易受到突变和非理想情况的影响总结四点：等长/等截面；对称/强耦合。1.信号完整性基础知识差分对特性Page161.信号完整性基础知识差分信号感受到的阻抗，即差分阻抗,电压与电流的比。假设差分对两条线间不存在耦合(一种理想的假设，实际并不存在)。为了使耦合降到最小，假定两条线足够远，例如，线间距至少有线宽的2倍。每条线的单端特性阻抗Z0为50Ω。流经信号传输线与返回路径之间的电流为：差分阻抗左图为当两线间距逐渐减小时，带状线差分阻抗变化。导线材料为FR4、线宽5mil、特性阻抗50Ω。Ansoft的SI2D仿真右图为当随着信号线与返回平面间距的增加，边缘耦合微带线的单端阻抗与差分阻抗的变化情况。图中微带线宽5mil，两线间距为5mil。用Ansoft的SI2D仿真Page17通道上的每一个节点都会造成损耗，损耗受控是一个真正的挑战。介质损耗导体损耗趋肤效应1.介质损耗的斜率比导体损耗大2.当5Ghz之后介质损耗将占据主导3.应对趋肤效应将导致成本急剧上升1.信号完整性基础知识通道中的损耗1.1.5有损传输线Page181.信号完整性基础知识边沿快速变化的信号经过一段长传输线之后，输出信号的上升边将变长。上升边为80ps的信号在FR4(最常用的玻璃纤维PCB板)上经过10in长、50Ω的传输线仿真图。右图可知，1.有耗传输线的输出波形上升沿变缓以及幅值衰减。2.对于FR4介质，传输线上升沿可近似认为以11.6ps/in速度恶化。此图由Ansys公司的ansoftdesigner仿真得到。接收上升时间为0.173ns输入上升时间为0.08ns

有损传输线对信号的影响Page19分析结论：为了保证输出信号的上升沿不退化25%，即输出延时100ps左右，由图可知4inch长线满足要求，由此可得出，有耗传输线带宽对应的上升沿必须小于输出信号上升沿的50%。此图由Ansys公司的ansoftdesigner仿真得到。1.信号完整性基础知识无损耗传输线只考虑导体损耗导体损耗和介质损耗为分析为了保证输出信号的上升沿不明显退化时的有耗传输线长度，所采用50欧姆传输线，传输线的长度所采用4inch,8inch,12inch，16inch,输入信号采用80ps，仿真出接收端的波形。4inch，106ps8inch,169ps12inch,252ps16inch,348ps

选择多长的传输线可保证信号上升沿不明显退化Page201.信号完整性基础知识此图由Ansys公司的ansoftdesigner仿真得到。有损传输线长度增加对信号的影响Page211.1.6S参数1.信号完整性基础知识S参数是描述一个器件或者一个系统的性能指标。主要来描述：1.器件的线性模型，可以通过测试来对器件建模。2.反应器件（系统）在不同频率下和阻抗端接情况下的工作性能。3.通过计算对器件进行匹配，阻抗变化等处理。S-参数是一种频域技术，但其原理和公式也适于时域。互连信息全包含在S-参数中。如下的2端口互连线(信号及返回路径)为待测元器件(DUT)。Page221.信号完整性基础知识1.2信号完整性的影响因素信号完整性影响因素主要引起原因管控内容具体影响因素反射阻抗不匹配线阻抗铜箔厚度材料的DK值线宽、线缺口，线路的均匀性等介质厚度（PP,玻纤）表面处理孔阻抗钻孔孔径内外层焊盘内层反焊盘泪滴背钻（stub）串扰线距，信号返回路径线距与参考层线距层偏（相邻与整体层偏）反焊盘之间的通桥板边的内层铜皮电源完整性电源分配系统（PDS）阻抗变化电源层与地层的介质厚度相邻电源与地分配层面的介质厚度电磁干扰客户设计不当//Page23信号完整性影响因素主要引起原因管控内容具体影响因素插入损耗阻抗不匹配线阻抗铜箔厚度材料的DK值线宽、线缺口，线路的均匀性等介质厚度（PP,玻纤）表面处理孔阻抗钻孔孔径内外层焊盘内层反焊盘泪滴背钻（stub）线距，信号返回路径线距与参考层线距层偏（相邻与整体层偏）反焊盘之间的通桥板边的内层铜皮材料铜箔铜箔粗糙度（铜牙长度及棕化和黑化）板材材料DF值1.信号完整性基础知识Page241.信号完整性基础知识1.2.1反射信号在传输过程中会感受到传输线的瞬态阻抗，传输线上的阻抗发生改变（线宽变化，结构变化等），一部分信号将被反射，反射所带来的过冲、下冲会造成系统工作的不稳定。源电压为1V，内阻17Ω，分析通过特性阻抗为50Ω、传输时延为1ns的负载开路传输线的两端电压。此图由Ansys公司的ansoftdesigner仿真得到。Page25当两个网络靠近时，一个网络的电流变化会引起另外一个网络的电流变化，即产生串扰。也就是两个网络之间的电磁场耦合产生。串扰只在上升、下降沿电流变化时产生。磁场电场串扰实测信号在PCB设计和加工上的主要措施：增大信号线的间距、减少信号线到平面层的距离、减少信号平行长度。因此，PCB加工中对层叠调整时需要注意控制相关要素的调整量，特别要注意两个相邻信号层之间的介质厚度调整幅度。否则，串扰很容易产生。1.信号完整性基础知识1.2.2串扰Page261.2.3电源完整性

当大量芯片内的电路输出级同时动作时，会产生较大的瞬态电流，这时由于供电线路上的电阻电感的影响，电源线上和地线上电压就会波动和变化。电源完整性定义：3.信号完整性的影响因素与案例引起电源完整性的因素有很多，但是主要来源于客户的设计不当（去耦电容的设计不当等），对于PCB生产，只要严格管控电源层与相邻地层之间的介质厚度即可。造成电源不稳定的根源主要在于三个方面：芯片在高速开关状态下产生的瞬态交变电流过大，使得电源无法实时响应负载对电流需求的快速变化，使得为了提供电荷而引起的电压波动。电流路径上存在寄生电感，电感的存在造成高频处的阻抗增加，造成电压波动。噪声电流或返回电流路径突变而产生的垂直电流所激励出的共振模式。Page27

一般产品出现电磁干扰问题主要是来自客户设计不当（屏蔽、滤波、接地不良所致），尤其对于微波类产品影响因素较大，对于高速产品PCB控制基本没有多大影响，暂可不必考虑。电磁干扰（ElectromagneticInterference)，是指任何可能引起装置、设备或系统性能降低的电磁现象，电磁骚扰会引起设备、传输通道或系统性能的下降，电磁干扰根据传播路径可以分为以下两种：1.2.4电磁干扰3.信号完整性的影响因素与案例传导干扰，例如导线传输、电容耦合、电感耦合，高速电路中如果电路设计的不合理也会造成传到干扰产生。辐射，以空间电磁波的形式通过空间传输的骚扰。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统。Page281.信号完整性基础知识1.2.5插入损耗

指在传输系统的某处由于原件或者器件的插入而发生的负载功率的损耗，它表示原件或器件插入前所接到的功率插入后同一负载所接收到的功率以分贝（db）为单位的比值。（Pout表示输出光功率，Pin表示输入光功率，单位为dB）功率输入功率输出传输中所造成的损耗IL

造成信号差损的因素有很多，信号反射、串扰、电源完整性等都会对信号的差损造成影响。Page29虽然常用到的源内阻情况下可以认为td≤20%TR时，反射噪声电压摆幅可控制在信号幅度的10%左右，可以不考虑匹配,若一个上升时间为100ps的信号，如果按FR4材料传输，经估算信号线只要小于120mil即不考虑是传输线，然而现实情况并不如此。此图由Ansys公司的ansoftdesigner仿真得到。图中m1到m4分别标记于参数td为0.16ns、0.12ns、0.08ns和0.04ns的负载端波形，此时传输时延为信号上升沿TR的40%、30%、20%、10%,可知振荡幅度随td增大而增大。2.仿真与案例分析2.1.1传输线的临界长度2.1反射案例分析电压摆幅Page302.仿真与案例分析2.1.2阻抗突变所产生的反射1.传输线特性阻抗的突变引起信号振荡，反射噪声电压摇摆于突变的传输线特性阻抗有关，摆幅造成特性阻抗偏差减小而降低。2.反射噪声电压摆幅取决于突变传输线时延td与上升沿tr的相对关系，在突变阻抗±50%处，可当时延td≤20%tr时，反射噪声电压摆幅可控制在信号幅度的10%左右。此图由Ansys公司的ansoftdesigner仿真得到。为研究短串接传输线长度及特性阻抗突变对信号的影响，输入信号上升时间为400ps,特性阻抗从25欧姆到70欧姆参扫，歩长25欧姆，传输线延时从0ns到0.16ns，歩长为0.04ns（即分别为上升时间的10%，20%，40%）。阻抗变化所造成的源端的电压摆幅阻抗变化所造成的接收端的电压摆幅分析结论：Page312.仿真与案例分析2.1.3短桩所产生的反射一般PCB或封装工艺中留有分支很短的短桩残留，为研究其对信号的影响，所采用输入信号上升时间为400ps，短桩的特性阻抗为50欧姆，其延时分别为信号上升时间的10%，20%，40%即分别为0.04ns,0.08ns,0.16ns。反射噪声电压摆幅取决于短桩线传输时延td与上升沿tr的相对关系，当时沿td≤20%tr时反射噪声电压摆幅可控制在信号幅度的10%左右。此图由Ansys公司的ansoftdesigner仿真得到。源端的电压摆幅接收端的电压摆幅短桩模拟短桩Page322.1.4线路中途的容性负载反射2.仿真与案例分析一般在过孔、焊盘、封装连线等部分中均有集总电容负载效应，所采用输入信号上升时间为400ps，电容值分别设置为1.2pf到2.8pf参扫，步进为0.4pf，即分别为上升时间的3倍，4倍，7倍。分析结论：反射噪声电压摆幅取决于中途电容（PF）与信号上升沿tr(ns)的相对关系，当中途电容（pF）≤4倍上升沿tr（ns）时反射电压摆幅可控制在信号幅度的10%左右，此图Ansys公司的AnsoftSiwave仿真得到。容性或感性容性情况感性情况容性情况造成的电压摆幅接收端发生了延迟Page332.1.5线路中途感性突变引起的反射分析结论：反射噪声电压摆幅取决于突变电感（nH）与信号上升沿tr(ns)的相对关系，当突变电感（ns）≤0.2×Z0×上升时间tr(ns)时，反射噪声电压摆幅可控制在信号幅度的10%左右。此图Ansys公司的AnsoftSiwave仿真得到。2.仿真与案例分析感性情况造成的电压摆幅接收端发生了延迟为研究感性对信号产生的影响，所采用输入信号上升时间为400ps，电感值分别设置为4nH到12nH参扫，步进为4nH。Page34动态线静态线当动态线上传输3.3v信号的攻击线时，静态线上会收到噪声，当动态线和静态线离的越近，反应到静态线的串扰就越大。此图Ansys公司的AnsoftHFSS仿真得到。2.2串扰案例分析2.仿真与案例分析噪声电压两条传输线的串扰Page35优化后2.仿真与案例分析本例中采用一块PCB版图中的两条时钟线进行仿真分析，在优化前，两条时钟线相距较近，通过优化将两时钟线的距离增大。优化前的串扰波形优化后的串扰波形PCB版图中走线的串扰优化后，两走线之间的串扰明显降低，并变得平滑，两根走线之间的串扰值随着两个走线的距离增大而减小，此版图由Ansys公司的AnostSiwave仿真得到。Page36电源层地层如果电源层与地层的介质厚度变化，会造成电源分配系统（PDS）的阻抗变大，阻抗变大直接造成压降变大，从而直接送到芯片上的电源管角上的电压会减小，从而会造成芯片的误动作，影响电路板的功能。此图由Ansys公司的AnsoftDesigner仿真得到。介质厚度2.3电源完整性案例分析2.仿真与案例分析正常电压轨道塌陷电压Page37此案例是时钟电路设计不当所产生的电磁干扰，由于时钟的周期性，在远场表现为离散的频谱，EMI超标往往是时钟或时钟的谐波，此仿真为时钟对远场的EMI贡献，此图由Ansys公司的AnsoftSiwave仿真得到。晶振电路设计不合理2.4电磁干扰案例分析2.仿真与案例分析晶振设计不当造成的电磁干扰Page38一般产品出现电磁干扰问题主要是来自客户设计不当（屏蔽、滤波、接地不良所致），尤其对于微波类产品影响因素较大，对于高速产品PCB控制基本没有多大影响，暂可不必考虑。此图由Ansys公司的AnsoftSiwave仿真得到。在模拟电源部分设置的3个测量点:VA,VB,BC,探测到的噪声纹波情况:noiseMaximum:31.895mvVAVBVC2.仿真与案例分析电源噪声所产生的干扰Page392.5插入损耗案例分析-材料玻纤布对SI的影响：materialAdvantagemodifiedmaterialglassstylestandardglassspreadglasslowDkglassprepregstyleinstack-up1080RC65%

2116RC55%

2113RC57%1086RC61%

1067RC70%

1086RC64%1080RC65%

106RC73%

1080RC68%三种不同玻纤布对差损的影响2.仿真与案例分析Page400.5dBinsertionlossimprovementobservedat15GHzUpto1dBinsertionlossimprovementin8inchtraceforVLPat15GHzRTF、VLP铜箔对SI的影响比较插损（建模仿真）铜箔粗糙度对SI的影响不同铜牙长度所对应的铜箔表面的粗糙度2.仿真与案例分析Page41反焊盘从下到上依次为18mil、20mil、22mil、24mil、26mil2.6.1反焊盘大小对损耗的影响2.6插入损耗案例分析-过孔2.仿真与案例分析为分析反焊盘所带来信号的影响，分别增大反焊盘大小为20mil,22mil,24mil，26mil进行研究。阻抗降低分析结论：增大反焊盘后导致孔的容性减小，从而使孔阻抗变大，此图Ansys公司的AnsoftHFSS仿真得到。Page422.6.2钻孔孔径大小对损耗的影响从上到下依次为10mil、14mil、18mil钻咀2.仿真与案例分析为分析增大钻孔孔径所所带来信号的影响，分别增大钻孔孔径为10mil,14mil,18mil进行研究。分析结论：使用小的钻咀会对信号的差损有较好的贡献，随着钻孔孔径增大，孔的容性增大，导致空阻抗变小，此图Ansys公司的AnsoftHFSS仿真得到。阻抗降低Page432.6.3内层焊盘大小对损耗的影响2.仿真与案例分析分析结论：增大焊盘会导致孔的容性增大，从而造成阻抗降低，在孔的阻抗在50欧姆误差5欧姆时，增大焊盘的会导致信号的损耗变大，此图Ansys公司的AnsoftHFSS仿真得到。为分析增大焊盘所所带来信号的影响，分别增大内层焊盘为19mil,27mil,35mil进行研究。Page442.6.4孔壁铜厚对损耗的影响电压摆幅插入损耗回波损耗分析结论：增大孔壁的铜厚对信号影响不大，信号从孔的内壁走，故孔内壁的粗糙度对信号影响较大，此图Ansys公司的AnsoftHFSS仿真得到。为分析增大孔壁厚度对信号的影响，分别采用viaplatingratio为20%，40%，60%进行研究。2.仿真与案例分析Page452.仿真与案例分析2.6.5孔偏对信号的影响分析结论：对于4层板而言，孔偏3mil对信号的影响，在10Ghz会有0.02db的衰减，随着层数的增加衰减会呈增大的趋势，此图Ansys公司的AnsoftHFSS仿真得到。为分析钻孔孔偏对信号的影响，分别正对孔中心，偏离x方向3mil，偏离y方向3mil进行仿真分析。阻抗降低Page462.6.6背钻stub大小对信号的影响Stub=0Stub=3Stub=5Stub=7Stub=9Stub=11Stub=02.仿真与案例分析分析结论：1.短孔和长孔比较可知，长孔增加了电感效应，增加了信号的衰减，因此PCB采用薄的介质好些。2.有无stub比较可知，stub增加了电容效应，增加了信号的衰减，因此尽量在顶层走线换层，如果中间层换层去掉stub最好。此图Ansys公司的AnsoftHFSS仿真得到。为分析背钻stub所带来信号的影响，所采用保留stub长度分别为，3,5,7,9,11mil,进行研究。Page472.6.7接地孔对信号的影响

分析结论：地孔减小了地回流的电感，随着到过孔相同距离的地孔数量的增加，电感减小；距离增大，电感增大。减小了地回流的电感使噪声幅度减小。此图Ansys公司的AnsoftHFSS仿真得到。2.仿真与案例分析为分析接地孔对信号的影响，本次仿真