第五章 组合逻辑电路

小测验ECL门电路工作速度快的主要原因有哪些？Chapter5组合逻辑电路Chapter5组合逻辑电路5.1组合逻辑电路概述5.2组合逻辑电路分析与设计5.3组合逻辑电路中的竞争冒险5.4中规模组合逻辑电路功能部件与应用Chapter5组合逻辑电路熟练掌握组合逻辑电路分析方法和设计方法掌握编码器、译码器、数据选择器、加法器及数值比较器的逻辑功能及其应用学会使用中规模组合逻辑电路器件设计组合逻辑电路掌握可编程逻辑器件功能，并利用VerilogHDL实现组合逻辑电路教学要求5.1组合逻辑电路概述逻辑电路分类：组合逻辑电路及时序逻辑电路输入、输出之间没有反馈延迟电路电路中不含具有记忆功能的元件工作特征：在任意时刻，电路的输出状态仅取决于该时刻的输入状态，与电路的历史状态无关。组合逻辑电路结构特点：5.2组合逻辑电路分析与设计5.2.1组合逻辑电路的分析5.2.2组合逻辑电路的设计5.2.1组合逻辑电路分析目的：根据已知组合逻辑电路，经分析确定电路的逻辑功能。步骤：根据逻辑电路，分别写出各输出端逻辑表达式；化简和变换逻辑表达式；列出真值表；根据真值表或逻辑表达式进行分析，确定逻辑功能。组合逻辑电路分析111011101001110010100000CBA100101105.2.1组合逻辑电路分析组合逻辑电路分析举例例1分析右图所示逻辑电路的功能

解：1.根据逻辑电路图写出输出函数的逻辑表达式中间变量：2.列出真值表001111003.确定逻辑功能：输入变量取值中有奇数个1时，输出L为1，否则L为05.2.1组合逻辑电路分析例2试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=A5.2.1组合逻辑电路分析X=A2.列出真值表111011101001110010100000ZYXCBA0000111100111100010110103.确定电路逻辑功能表5.2.1.真值表对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。5.2.2组合逻辑电路设计组合逻辑电路设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。设计步骤：逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；根据逻辑电路功能，列出真值表；由真值表写出逻辑表达式；简化和变换逻辑表达式，画出逻辑图；根据要求选用器件类型。组合逻辑电路设计作业（组合逻辑分析）5-15.2.2组合逻辑电路设计组合逻辑电路设计举例例3某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他两种是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。

解：1.逻辑抽象输入变量：、、分别为特快、直快和慢车进站请求信号，且规定有进站请求时为1，没有请求时为0。输出变量：、、分别为指示灯的状态，且灯亮为1，灯灭为0。5.2.2组合逻辑电路设计2.根据题意列出真值表输入输出01111110000000000000X0XX3.根据真值表写出各输出逻辑表达式4.将上式变换成与非门形式表5.2.2真值表5.2.2组合逻辑电路设计5.根据输出逻辑表达式画出逻辑图作业---组合逻辑电路设计5-5-(3)5.3组合逻辑电路中的竞争冒险5.3.1产生竞争冒险的原因与判别方法5.3.2消除竞争冒险的方法5.3.1产生竞争冒险的原因判别方法1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号5.3.1产生竞争冒险的原因判别方法竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。5.3.2消除竞争冒险的方法

A

B

C

1

&

L

1.发现并消除互补相乘项当时可能产生竞争冒险现象为消除，变换逻辑表达式为：5.3.2消除竞争冒险的方法增加乘积项AB，当A=B=1时2.增加乘积项以避免互补项相加

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00011110

AB5.3.2消除竞争冒险的方法3.输出端并联电容器如果逻辑电路在较慢速度下工作，为了消除竞争冒险产生的干扰窄脉冲，可以在输出端并联一滤波电容，其容量为4~20pF之间致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。引入选通脉冲存在的问题：对选通脉冲的宽度和产生时间也有严格的要求。对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，没有加选通脉冲，输出不会出现尖峰干扰脉冲。作业---竞争冒险5-11练习题4.7设有两个组合逻辑电路，电路的输入信号波形如图中的A、B、C所示，电路的输出信号波形如图中的Z、L所示，写出符合如图中所描述逻辑功能的Z、L简化逻辑表达式，并画出这两个组合逻辑电路。小测验什么是组合逻辑电路？分析组合逻辑电路的一般步骤是什么？竞争冒险现象出现的原因是什么？练习5-7设计一个五人抢答逻辑电路。要求最先输入者输入有效，其他落后者一律无效。获得最先输入者，对应的输出端输出低电平信号，其他落后者对应的输出高电平信号。5.4中规模组合逻辑电路功能部件与应用5.4.1编码器5.4.2译码器5.4.3数据选择器5.4.4加法器5.4.5数值比较器5.4.1编码器编码器概述用一个二进制代码表示特定含义的过程称为编码。

编码器(Encoder)：具有编码功能的逻辑电路。编码器的逻辑功能：能将输入的每一个高、低电平输入信号编成一个对应的二进制代码输出。

编码器的分类：普通编码器和优先编码器。编码器定义：5.4.1编码器普通编码器......二进制编码器普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。n位二进制代码有种不同的组合，可以表示个输入信号相对应，如右图所示。个输入n位二进制码输出5.4.1编码器以3位二进制编码器为例任何时刻当中仅有一个取值为1，输出八种有效状态；输入变量为其他组合所对应的输出均为0，无效输出。

8-3编码器逻辑表达式为：表5.4.1-18-3编码器真值表5.4.1编码器优先编码器优先编码器对所有输入信号设定优先级别，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

以4-2优先编码器为例010000000001111111XXXXXX输入输出输入优先级从高到低顺序为：、、、X可为0也可为1表5.4.1-24-2优先编码器真值表高电平有效输入编码信号高电平有效5.4.1编码器优先编码器允许2个以上的输入同时为1，但只对优先级别比较高的输入信号进行编码。

010000000001111111XXXXXX输入输出根据真值表列出逻辑表达式：5.4.1编码器集成电路优先编码器74系列：74147、741488线-3线优先编码器74HC1488个信号输入端，3个二进制码输出端，输入和输出均以高电平作为有效电平，输入优先级别的次序依次为，输入使能端EI、输出使能端EO和优先编码工作状态标志GS。

5.4.1编码器当EI=1时，则无论8个输入端为何种状态，输出端A2~A0均为高电平，且GS和EO也均为高电平，编码器处于非工作状态。当EI=0，电路工作，输入I0~I7为低电平有效；输出A2~A0为对应输入I0~I7的编码，同时GS=0，EO=1；优先级I7~I0。

74HC148真值表5.4.1编码器例3利用两片74HC148组成16线-4线优先编码器，如下逻辑图，分析其工作原理。

5.4.1编码器当EI2=1时，则EO2=1，即EI1=GS=1；输出ABCD=1111，无编码输出；1111111111111111禁止禁止5.4.1编码器111若无有效电平输入若无有效电平输入允许允许当EI2=0，EO2=0、两芯片允许编码；若无有效电平输入，输出L3L2L1L0=1111，GS2=GS1=1，无编码输出。0110111111115.4.1编码器111若无有效电平输入若有有效电平输入允许允许0100000~111010001111若芯片(I)有有效电平输入，输出取决于低位片；输出L3恒为1，L2L1L0=000~111。5.4.1编码器允许禁止1010000001110若有有效电平输入000111111若芯片(II)有有效电平输入，GS2=0、EO2=1，高位片允许工作，低位片禁止工作；输出取决于高位片，L3恒为0，L2L1L0=000~111

。作业5-14小测验优先编码器与普通编码器相比，优点是什么？集成3位二进制优先编码器74LS148(348)的真值表5.4.2译码器译码：编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。

唯一地址译码器：将一系列代码转换成与之一一对应的有效信号。

译码器：具有译码功能的逻辑电路。译码器的分类：代码变换器：将一种代码转换成另一种代码。

常用的唯一地址译码器二进制译码器二-十进制译码器显示译码器译码器概念与分类5.4.2译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输

入功能表2线-4线译码器的逻辑电路(分析）5.4.2译码器

使能输入端为有效电平时，对应每一组输入代码，只有一个输出端为有效电平，其余输出端则为相反电平。输出信号可以是高电平有效，也可以是低电平有效。......二进制译码器n个输入端使能输入端EI

2n个输出端5.4.2译码器二进制译码器

74HC139集成译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表5.4.2译码器74HC138(74LS138)集成译码器逻辑图引脚图5.4.2译码器输入信号：输出信号：输出低电平有效使能输入：使能端也被称为“片选”输入端，利用片选将多片连接起来以扩展译码器的功能。当使能输入端为有效电平时，根据不同输入信号对应有效输出。表5.4.2-174HC138译码器功能表5.4.2译码器译码器工作状态下，即时有各输出表达式为：是、、这三个变量的全部最小项的译码输出。5.4.2译码器例已知下图所示电路的输入信号的波形试画出译码器输出的波形。5.4.2译码器用74X139和74X138构成5线-32线译码器2.译码器的扩展思路：（1）将各片的低3位输入并联；（2）用高2位输入控制不同片子的使能端；5.4.2译码器CBA5VEY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′当E3=1，S2=S3=0时;3.用译码器实现逻辑函数。...3线-8线译码器的输出Y0~Y7含三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。5.4.2译码器例4用一片74HC138实现函数解：1.将函数式变换为最小项之和的形式

2.输入变量A、B、C分别接入且将使能端接有效电平3.由于74HC138是低电平有效输出，所以将最小项变换为反函数的形式CBA5V

&L5.4.2译码器二-十进制译码器

二-十进制译码器74HC42的逻辑功能是：将输入BCD码的10个代码，对应0~9的十进制数，由4位二进制数0000~1001表示，即译成10个高、低电平输出信号。

当输入超过8421BCD码的范围（1010~1111）输出均为高电平，没有有效译码输出。BCD码输入输出作业5-15（编译码器）5-16（译码芯片）5.4.2译码器

显示译码器5.4.2译码器七段显示译码器最常用的显示器有：半导体发光二极管和液晶显示器。共阳极显示器共阴极显示器abcdfge显示器分段布局图每字段是一只发光二极管5.4.2译码器共阴极显示器gedabcfabcdefg11111001100001101101....5.4.2译码器显示译码器A0A1A2A3YaYbYcYdYeYfYgaebcfgd输入输出字形表5.4.2-2显示译码器功能表5.4.2译码器常用的集成七段显示译码器----------CMOS七段显示译码器74HC4511

5.4.2译码器LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形输出输入十进制或功能D3D2D1D0BLLECMOS七段显示译码器74HC4511功能表**××××HHH锁存熄灭LLLLLLL××××HL×灭灯HHHHHHH××××L××灯测试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLLHHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭LLLLLLLLHLHHHL10LTgfedcba字形输出输入十进制或功能BLLED3D2D1D05.4.2译码器CMOS七段显示译码器74HC4511功能表(续)小测验1、七段码译码显示器有几种，分别是什么？2、如何判断集成芯片使能端的有效电平？5.4.2译码器例由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。5.4.2译码器译码器电路应用用74HC138组成数据分配器数据分配器示意图数据分配器：相当于多输出单刀多掷开关，是一种能将从数据分时送到多个不同通道上去的逻辑电路。5.4.2译码器010+5V

D

数据输入

通道选择信号

Y0

Y1

Y7

用74HC138译码器实现数据分配器当=1，=010时，可得输出的逻辑表达式：5.4.2译码器作为数据输入端，作为地址通道选择输入，可以把1个数据信号分配到8个不同的通道上去。输入输出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表

作业：译码显示器5-175.4.3数据选择器数据选择器定义与功能数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。5.4.3数据选择器4选1数据选择器地址端0××1YS0S1E地址使能输出输

入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I35.4.3数据选择器集成电路数据选择器8选1数据选择器74HC151功能表输出的表达式为：74HC151功能框图输入输出使能E选择S2S1S0YYHLLLLLLLLXXXLLLLLHLHLLHHHLLHLHHHLHHHLD0D1D2D3D4D5D6D7HD0D1D2D3D4D5D6D75.4.3数据选择器数据选择器应用数据选择器的扩展位扩展：2位8选1数据选择器用两片74151组成二位八选一的数据选择器。5.4.3数据选择器数据选择器的使能端作为地址选择输入，经一反相器与另一数据选择器的使能端连接。原则：（1）将低位地址端并联；（2）用高位地址控制使能端将两片74HC151连接成一个16选1的数据选择器，字扩展：5.4.3数据选择器数据选择器组成逻辑函数产生器8选1数据选择器74HC151当=0时，输出逻辑表达式为：数据输入作为控制信号，当=1时，其对应的最小项在表达式中出现，当=0时，对应的最小项就不出现。

将函数变换成最小项表达式，并函数的变量作为接入地址输入端；控制Di，就可得到不同的逻辑函数。5.4.3数据选择器例试用8选1数据选择器74HC151产生逻辑函数解：将所给的函数式变换成最小项表达式写成如下形式显然，都应该等于1，而数据输入端都应该等于0。5.4.3数据选择器总结:利用8选1数据选择器组成函数产生器的一般步骤如下：a、将函数变换成最小项表达式b、使器件处于使能状态c、地址信号S2、S1、S0作为函数的输入变量d、处理数据输入D0~D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。5.4.3数据选择器实现并行数据到串行数据的转换并行8位数据01001101输入数据输入端，输出数据为0-1-0-0-1-1-0-1，串行数据。作业：数据选择器5-235.4.4加法器半加器和全加器在两个1位二进制数相加时，不考虑低位来的进位的相加---半加在两个二进制数相加时，考虑低位进位的相加---全加输入输出ABSCO表5.4.3-2半加器真值表进位半加器逻辑表达式：5.4.4加法器AB逻辑图半加器全加器：进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。5.4.4加法器低位进位向高位进位数表5.4.3-3全加器真值表5.4.4加法器全加器逻辑电路图：由两个半加器与或门实现思考：

能用74151\74138设计全加器吗?5.4.4加法器1110100110010100全加器真值表111011101001110010100000CSCBAABC有奇数个1时S为1；ABC有偶数个1和全为0时S为0。-----用全加器组成三位二进制代码奇偶校验器用全加器组成八位二进制代码奇偶校验器，电路应如何连接？加法器的应用5.4.4加法器多位加法器多位数相加，采用并行相加串行进位；相加的每一位都是带进位相加的，利用全加器实现。实现2个4位二进制和相加5.4.4加法器依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式构成的多位加法器，称为串行进位加法器。

优点：电路结构简单缺点：运算速度慢，传输延迟时间长5.4.4加法器超前进位加法器通过逻辑电路事先得出每一位全加器的进位输入信号，无需从最低位开始向高位逐位传递进位信号，有效地提高运算速度；采用这种结构形式的加法器称为超前进位加法器，也称为快速进位加法器。全加器的和和进位的逻辑表达式:定义两中间变量和:2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器5.4.4加法器超前进位集成4位加法器74HC28374HC283逻辑框图74HC283引脚图5.4.4加法器超前进位加法器74HC283的应用用两片74HC283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。5.4.4加法器例.用74283构成将8421BCD码转换为余3码的码制转换电路。8421码输入余3码输出11008421码余3码000000010010001101000101

+0011+0011+0011CO作业：加法器5-27小测验超前进位加法器和串行进位加法器的区别是什么？5.4.5数值比较器数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。1位数值比较器输入：两个1位二进制数A、B输出：=1，表示A大于B=1，表示A小于B=1，表示A等于B逻辑表达式：5.4.5数值比较器1位数值比较器逻辑表达式：输入输出AB000110110010