2021年沈阳工业大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)

A(有答案)一、选择题1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为()。2、主存与Cache间采用全相联映射方式，Cac为3.27ms,则Cache的命中率为()。3、当定点运算发生溢出时，应()。4、加法器采用先行进位的根本目的是()。5、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为单元读出或写入多个数据。这种总线事务方式称为()。7、总线宽度与下列()有关。21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用传送、 22、为了解决多个同时竞争总线,必须具有_部件。用相应的技术对策，才能保证流水畅通而不断流。24、RISC的中文含义是,CISC的中文含义是。三、名词解释题30、I/0设备有哪些编址方式，各有何特点?31、计算机CPU中有哪些类型的寄存器?这些寄存器有什么功能?32、试比较同步控制、异步控制和联合控制的区别。五、计算题34、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间(假设有N条指令)。指令类型指令混合比1高速缓存命中的访存24高速缓存失效的访存835、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms,填充一个Cache字块的时间是200ms,Cache的初始状态为空。1)如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；2)CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache的命中率是多少?3)10次循环中，CPU平均每次循环读取的时间是多少?36、假设对于上题中的计算机M和程序P的机器代码，M采用页式，虚拟存储管理：P开始执行时，(R1)=(R2)=0,(R6)=1000,其机器代码已调入主存但不换的块大小为32字节，则其数据区的容量是多少?若仅考虑程序段P的执行，则指3)P在执行过程中，哪条指令的执行可能发生溢出异常?哪条指令的执行可能产生缺页，异常?对于数组A的访问，需要读磁盘和TLB至少各多少次?六、综合题若编译器编译时将8个8位寄存器R1~Rg分别分配至变量x、y、m、n、z₁、z₂、k₁和k₂,则回答下列问题(提示：带符号整数用补码表示):1)执行上述程序段后，寄存器R₁,Rs和R₆的内容分别是什么(用十六进制表示)?2)执行上述程序段后，变量m和k₁的值分别是多少(用十进制表示)?3)上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同一个加法器及辅助电路实现?简述理由。4)计算机内部如何判断带符号整数加/减运算的结果是否发生溢出?上述程1)如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据?2)假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算参考答案2、D3、D4、B5、C6、C7、B8、C9、B二、填空题17、存取时间存储周期存储器带宽19、优先级高优先级低22、主设备控制权总线仲裁23、资源数据控制24、精简指令系统计算机复杂指令系统计算机一个计算机系统上的软件能在另一个计算机系统上运行，并得到相同的结果，则称这两个n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。将指令分成操作码和操作数地址码的几个字段来编码.每个数据位都需要单独一条传输线，所有的数据位同时进行传输。(在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号)30、答：统一编址和独立编址。统一编址是在主存地址中划出一定的范围作为I/0地址，这样通过访存指令即可实现对1/0的访问。但主存的容量相应减少了。独立编址，I/0地址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/O指令。31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；32、答：同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统基准时标的时序信号所控制的方式。异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。联合控制方式：是前两者的相结合。对各种不同指令的微操作实行大部分统一，33、答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间(或访存时间)。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又34、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPI就是这4种指MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz,即每秒包含40M个时钟周期，故故程序执行时间=N×2.24×1/40MH1)按字寻址，每个块有16个字，故字块内地址为4位。Cache有128个字块，故Cache字块地址为8位。主存包含16K个字块，故主存地址总共14位。则主存字块主存字块标记2位Cache字块地址8位字块内地址4位2)Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后3)第一次循环需要填充Cache13次，访问Cache195-13=182次，总时间为36、解答：该题继承了上题中的相关信息，统考中首次引入此种设置，具体考察到程序的运行结果、Cache的大小和命中率的计算以及磁盘和TLB的相关计算，是1)R2里装的是i的值，循环条件是i<N(跳出循环，程序结束，所以此时i的值为1000。2)Cache共有16行，每块32B,所以Cache数据区的容量为16x32B=512B。P共有6条指令，占24B,小于主存块大小(32B),其起始地址为08048100H,对应一块的开始位置，由此可知所有指令都在一个主存块内。读取第一条指令时会发生Cache缺失，故将P所在的主存块调入Cache某一行，以后每次读取指令时，都能在指令Cache中命中。因此在1000次循环中，只会发生1次指令访问缺失，所以指3)指令4为加法指令，即对应sum+=A[i],当数组A中元素的值过大时，则会导致这条加法指令发生溢出异常：而指令2、5虽然都是加法指令，但它们分别为数组地址的计算指令和存储变量i的寄存器进行自增的指令，而i最大到达1000,所以该程序，共访盘一次。每访问一次内存数据就会查TLB一次，共访问数组1000次，1)寄存器R1存储的是134,转换成二进制为10000110B,即86H。寄存器R5存储的是x-y的内容，x-y=-112,转换成二进制为10010000B,即90H。寄存器R6存储的是x+y的内容，x+y=380,转换成二进制为101111100B(前面的进位含弃),即7CH。由于计算机字长为8位，因此无符号整数能表示的范围为0～255,而x+y=380,故2)m二进制表示为10000110B,由于m是int型，因此最高位为符号位，可以得出m的原码为11111010(对10000110除符号位取反加1),即-122。同理，n的二进制表示为11110110B,故n的原码为10001010,转成十进制为-10。因此，k1=-122-(-10)=-112。3)参考答案：可以利用同一个加法器及辅助电路实现。因为无符号整数和有符号整数都是以补码形式存储，所以运算规则都是一样的。但有一点需要考虑，由于无符号整数和有符号整数的表示范围是不一样的，因此需要设置不一样的溢出电路。4)至于内部如何判断溢出，可参考前面的总结。带符号整数只有k2会发生溢出。分析：8位带符号整数的补码取值范围为-128~+127,而k2-m+n=-122-10--132,超出范围。而kl=-112,在范围-128～+127之内。1)由题中指令序列可见，ADD指令后的所有寄存器R,中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。同样AND指令、OR指令也将受到这种相关关系的影响。ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个时钟周期才读寄存器R1的内容。2)表是对上述指令进行延迟处理的流水线示意。由表可见，从第一条指令进入流水线到最后一条指令流出流水线，共需12个时钟周期。未采用特殊处理的流水线示意时钟周期123456789中指令进行延迟处理的流水线示意时钟周期1234567891)4条三地址指令