数字电子技术考试题及答案_第1页
数字电子技术考试题及答案_第2页
数字电子技术考试题及答案_第3页
数字电子技术考试题及答案_第4页
数字电子技术考试题及答案_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

太原科技大学数字电子技术课程试卷B卷题号一二三四五六七八九十总分分数一、单项选择题〔20分,每题1分〕请将此题答案全部写在下表中题号123456789101112131415答案BADCABADCBBADCC1、8421BCD码10000001转化为十六进制数是()。A、15

B、51

C、81

D、18

2、n位二进制数的反码或其原码,表示的十进制数是()。A、B、C、D、3、TTL与非门多余输入端的处理是()。A、接低电平

B、任意

C、

通过

电阻接地

D、通过

电阻接地4、OD非门在输入为低电平〔输出端悬空〕情况下,输出为()状态。A、高电平B、低电平C、开路D、不确定5、与相等的逻辑函数为〔〕。A、B、C、D、6、以下函数的真值表中最少的为()。A、B、C、D、

7、()是组合逻辑电路的特点。A、输出仅取决于该时刻的输入B、后级门的输出连接前级门的输入C、具有存储功能D、由触发器构成8、半加器的两个加数为A和B,〔〕是进位输出的表达式。A、B、C、D、9、欲使JK触发器,J和K取值正确的选项是〔〕。A、B、C、D、10、字数为128的ROM存储器存储容量为1204位,字长为〔〕位,地址线为〔〕根。A、8,8B、8,7C、4,7D、4,811、一个四位二进制减法计数器初始状态为0110,经过101个脉冲有效沿触发后,它的输出是()。A、0000B、0001C、0011D、001012、要用1K×8的RAM扩展成8K×16的RAM,需选用()译码器。A、3线-8线B、2线-4线C、1线-2线D、4线-16线13、施密特触发器可以把〔〕波形变换成〔〕波形。A、正弦,三角B、矩形,三角C、三角,方波D、正弦,矩形14、555定时器可以组成的多谐振荡器,Vcc=9V,那么电容器电压Uc最大为〔〕,可以通过改变〔〕改变Uc的大小。A、6V,充电回路电阻、电容值B、3V,充电回路电阻、电容值C、6V,VccD、3V,Vcc15、八位的逐次比拟式A/D转换器完成一次转换的时间为0.08s,其时钟信号频率〔〕HzA.60B.80C.100D.120二、化简题〔10分,每题5分〕要求有详细的解题步骤1、用公式法将函数式化简为最简与或式;2、用卡诺图化简法化简(2分)三、(10分)判断图题3所示各电路为TTL或CMOS结构时的输出是高电平还是低电平,并将结果填入表题3中。表题3.1图(a)图(b)图(c)图(d)图(e)TTL结构高阻态(1分)低电平(1分)高电平(1分)高电平(1分)高电平(1分)CMOS结构高阻态(1分)低电平(1分)低电平(1分)高电平(1分)低电平(1分)四、(10分)M为三位二进制数,设计一个具有数据范围指示功能的组合逻辑电路,使之能区分以下三种情况:①0≤M≤2;②3≤M≤5;③6≤M≤7;设构成M的三位二进制数分别为A、B、C,其中A为高位,C为地位;对应与①、②、③三种情况的输出为X、Y、Z,且高电平〔逻辑“1”〕代表M在范围内。要求:1、根据题目要求进行逻辑抽象,列写逻辑真值表和函数式;2、在图题4.1中用3线-8线译码器74LS138实现逻辑函数。解:1、逻辑真值表如表题4.1所示〔2分〕;函数式为下式。2、74LS138实现逻辑函数如图题4.1所示。〔5分〕〔3分〕

表题4.1ABCXYZ000100001100010100011010100010101010110001111001

五、(15分)写出如图2所示电路的驱动方程、状态方程、输出方程、状态表和状态图,并按照所给波形画出输出端Y的波形〔Q 初值为0〕,并说明是何种状态机〔摩尔、梅里〕。表题5.2AQQn+1Y0011011010001100解:驱动方程:〔2分〕状态方程:〔2分〕输出方程〔2分〕梅里型〔2分〕状态表如表题5.2所示:〔2分〕

状态图如图题5.3所示。〔2分〕输出的波形图如图题5.2所示。〔3分。Q:2分;Y:1分〕

六、(10分)试用JK触发器设计一个同步2位二进制〔四进制〕加法计数器。要求画出状态图、列写状态表、写出驱动方程并在图题6.1中完成逻辑图。表题6.1Q1Q00001011010111100解:状态图如图题6.2所示(2分);状态表如表题6.1所示(2分);驱动方程为;逻辑图如图题6.1所示(2分)。七、(10分)试说明图题7.1所示由十进制计数器74LS160〔异步清零,同步置数功能〕构成的计数器为多少进制,为同步级联还是异步级联方式?试使用两片16进制计数器74LS161〔异步清零,同步置数功能〕采用异步级联、整体清零法组成相同进制数的计数器,设计数器初始状态QDQCQBQA=0000。解:图题7.1为21进制计数器(3分),采用的是同步级联方式(2分);用74LS161实现相同的进制数如图题7.2所示。(5分)八、〔20分〕电路如图题8.1所示,要求做如下分析计算:1、试计算定时器555的输出信号的周期T1为多少ms〔小数点后保存1位〕?〔2分〕2、根据图题8.2所示定时器555的输出信号CLK的波形画出74LS160的QB输出端的波形,并确定其周期T。〔3分〕;3、试确定74LS161组成的计数器是多少进制〔2分〕,并画出其状态图;〔2分〕4、通过查表题8.1ROM地址和数据对应表,计算出图题8.1中74LS161构成的计数器每一个输出状态所对应的DAC0832的输出电压值〔VREF=−2.56V〕;〔3分〕5、在图题8.3中按照横纵坐标单位标注横纵坐标值〔2分〕,画出输出Vo的波形〔3分〕图并确定其周期〔3分〕。〔两个计数器初始状态均为QDQCQBQA=0000〕。表题8.1A3A2A1A0D3D2D1D0000000000001000100100011001101110100111101011111011011110111111110

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论