《数字电子技术基础 第4版》 课件 第 1、2章 数字电路基础、集成逻辑门电路（第4版）

●多媒体教学手段●理解概念、掌握方法、提升技能●充分发挥想象力《数字电子技术基础》教学课件配合王振宇主编《数字电子技术基础》（第4版）10010100100001001010010FoundationofDigitalElectronicTechnology12

第1章数字电路基础1.1数字电路概述1.2计数制与编码1.3逻辑代数基础1.4逻辑函数的建立及其表示方法1.5逻辑函数的化简1.6具有无关项逻辑函数的化简

1.1数字信号与数字电路

1.模拟信号

无论从时间上看，还是从信号幅度上看，其变化都是连续的，这些物理量被称为模拟量。当然，表示模拟量的电信号称为模拟信号，处理模拟信号的电子电路即为模拟电路。

2.数字信号

它们是在一系列离散时刻取值，数值大小和每次的增减都是量化单位的整数倍，即它们是一系列时间离散、信号大小也不连续的信号，此类信号被称为数字信号。工程技术上将工作于数字信号下的电子电路称为数字电路。

33.模拟量的数字表示

图1-1表示模拟信号取样编码后，变成时间离散、数字信号。图1-1模拟量的数字表示

a）模拟电压信号b）取样信号c）数字信号

4*1.1.2数字技术的发展及其应用

（1）音频信息存储

（2）视频信息存储

（3）MPEG（MovingPictureExpertsGroup）

（4）数码相机

（5）数字信号处理器（DSP）

51.1.3数字集成电路的特点及其分类

1.

数字信号的电压范围与逻辑电平

数字集成电路中用0和1表示数字信号。如图1-2b。

图1-2数字信号波形

a）标明时间及幅值的数字电压波形b）脉冲数字电压波形简图62.

数字电路的优点

（1）易于设计（2）抗干扰能力强、精度高（3）高速度、低功耗（4）可编程性和通用性（5）便于存储、传输和处理

3.数字电路的分类

从集成度来说，数字集成电路可分为小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）和特大规模（ULSI）等5类数字集成电路○一。所谓单片集成度，是指每一块数字IC芯片中包含的门的数目。

也可分为组合逻辑电路和时序逻辑电路两大类。71.1.4数字电路的分析方法

主要用逻辑表达式、真值表、功能表或波形图。81.2数制与编码

1.2.1常用的计数制及其相互转换规律

1.十进制

十进位计数制简称十进制，它用0，1，2，3，4，5，6，7，8，9等10个数码的组合来表示一个数，当任何1位数比9大1时，则向相邻高位进1，而本位复0，此为“逢十进一”。

任何一个十进制数都可以用其幂的形式表示。

例如：

125.68＝1×100＋2×10＋5×100＋6×0.1＋8×0.01

＝1×102＋2×101＋5×100＋6×10-1＋8×10-2。

9推广：

任意一个十进制数N可以表示为

(N)10＝Kn-1×10n-1＋Kn-2×10n-2＋…＋Ki×10i＋…

＋K1×101＋K0×100＋K-1×10-1＋K-2×10-2＋…＋K-m×10-m

任意进制数N可以表示为

(N)R＝Kn-1×Rn-1＋Kn-2×Rn-2＋…＋Ki×Ri＋…

＋K1×R1＋K0×R0＋K-1×R-1＋K-2×R-2＋…＋K-m×R-m

102.二进制

二进位计数制简称二进制，它只有两个数字符号0和1，其计数规律为“逢二进一”，当1＋1时，本位复0，并向相邻高位进1，即1＋1＝10（读作“壹零”）。可表示为

(N)2＝Kn-1×2n-1＋Kn-2×2n-2＋…＋Ki×2i＋…

＋K1×21＋K0×20＋K-1×2-1＋K-2×2-2＋…＋K-m×2-m

任意1个二进制数按位权展开，都可转换为十进制数，称作多项式替代法。

例1-1试将(1101.101)2转换成十进制数。

解：(1101.101)2＝1×23＋1×22＋0×21＋1×20＋1×2-1＋0×2-2＋1×2-3＝(13.625)10。

11十进制数也可转换为二进制数，一般采用基数除/乘法。

例1-2试将十进制数(13.625)10转换为二进制数。

解：

得，(13.625)10＝(1101.101)2。12二进制补码运算99-24+1=76-24的补码87-2463十进制减法87+76163十进制补码加法舍去1111-0011+1=1101-0011的补码0111+110110100二进制补码加法舍进制减法7-34结论：A-B=A+(-B)补=A+(-B)反+1133.十六进制

共有16个数码：0，1，2，3，4，5，6，7，8，9，A（对应于十进制数10），B（11），C（12），D（13），E（14），F（15），其计数规律为“逢十六进一”，即F＋1＝10。

十六进制的进位基数为16＝24，因此二进制与十六进制数之间的转换可采用直接转换法：

例如：

(11110100101.011011)2＝(7A5.6C)16。

(68A.2C)16＝(11010001010.001011)2。14

1.2.2编码

若用一组代码，并给每个代码赋以一定的含义则称为编码。

编码信息有N项，则位数n应满足

2n≥N

（1-4）

即n≥log2N

例如若N＝8，则取n＝log28＝3。

15

表1-3几种常见的BCD码

BCD（Binary-Coded-Decimal，BCD）码，用4位二进制数代码表示1位十进制数。161.3逻辑代数基础

1.3.1逻辑代数的3种基本运算

1.与运算

一个事件的发生具有多个条件。只有当所有条件都具备之后，此事件才会发生。

图1-3说明与逻辑运算的开关电路

a）电路图b）与逻辑符号17

2.或运算

在决定一事件发生的多个条件中，只要一个条件满足，此事件就会发生。

图1-4说明或逻辑运算的开关电路

a）电路图b）或逻辑符号18

3.非运算

一件事情（灯亮）的发生是以其相反的条件为依据的。

图1-5说明逻辑非运算的开关电路

a）电路图b）非逻辑符号19

4.其他5种常用的逻辑运算

图1-6常用的5种逻辑运算及其逻辑符号

a）与非逻辑符号b）或非逻辑符号

c）与或非逻辑符号d）异或逻辑符号e）同或逻辑符号20

21

1.3.2逻辑代数的基本公式和常用公式

1.基本公式

222.常用公式

（1）A＋AB＝A

证：A＋AB＝A(1＋B)＝A。

（2）A(A＋B)＝A

证：A(A＋B)＝A＋AB＝A。

（3）A＋B＝A＋B

证：A＋B＝(A＋)(A＋B）＝A＋B。

（4）AB＋C＋BC＝AB＋C

证：AB＋C＋BC＝AB＋C＋(A＋)BC＝AB＋C＋ABC＋BC

＝AB(1＋C)＋C(1＋B)＝AB＋C。

23

（5）AB＋A=A

证：AB＋A＝A(B+)＝A。

（6）(A＋B)(A+)＝A

证：(A＋B)(A＋)＝A＋A＋AB＝A(1＋＋B)＝A。

1.3.3逻辑代数的基本规则

1.代入规则

对于任意一个逻辑等式，如果将等式中所有出现某一变量之处都用同一个逻辑函数去置换，该等式仍然成立。

2.反演规则

逻辑乘“·”换成逻辑加“＋”，“＋”换为“·”；“0”换为“1”，“1”换为“0”；原变量与反变量互换，则是原函数F的反函数。例如：

凡不是一个变量，其上非号均应保持不变。

3.对偶规则

逻辑乘“·”换成逻辑加“＋”，“＋”换为“·”；“1”换成“0”，“0”换为“1”，所得到称为原函数F对偶式。

如：

241.4逻辑函数的建立及其表示方法

1.4.1根据实际问题建立逻辑函数

例1-3

有一水塔，用一大一小两台电动机MS和ML去分别驱动两个水泵向水塔注水，当水塔的水位降到C点时，小电动机MS单独驱动小水泵注水，当水位降到B点时，大电动机ML单独驱动大水泵注水，当水位降到A点时由两台电动机同时驱动。

图1-7水塔注水控制示意图25

解：（1）设水位C、B、A为逻辑变量；

（2）填入真值表，如表1-12所示；

（3）

（4）根据式（1-5），可画出逻辑电路图。

图1-8水塔注水控制逻辑电路图26271.4.2逻辑函数不同的表达形式或与式与非-与非式或与式与或非式或非-或非式

1.5逻辑函数的化简

1.5.1逻辑函数的最简形式

与或式的最简形式是：①式中所含与项最少；②各与项中含变量数最少。1.5.2逻辑函数的公式化简法

1.并项法

2.吸收法283.消去法

4.配项法

利用A＋＝1，A＋A＝A，A·A＝A，1＋A＝1等

将与或式变换成与非-与非表达式。例如：29

1.5.3用卡诺图化简逻辑函数

1.逻辑函数的最小项及其性质

最小项具有如下性质：①每一个最小项都分别对应着输入变量唯一的一组取值，使该最小项的值为1；②所有最小项的逻辑或为1；③任意两个最小项的逻辑与为0。

表1-133变量逻辑函数全部最小项及其相应取值3031

2.用卡诺图表示逻辑函数

（1）卡诺图的构成

每一个方格都代表逻辑函数的一个最小项，且任意两个相邻方格所代表最小项仅一个变量之别。

图1-9两变量卡诺图图1-103变量和4变量卡诺图32

（2）已知逻辑函数画出卡诺图

例1-5填写4变量逻辑函数F＝B＋AD＋BD＋ABCD的卡诺图。

解：

图1-11最小项逻辑函数表达式填图方法33例1-6已知逻辑函数，试直接将其填入卡诺图。

解：

图1-12非最小项逻辑函数表达式填图方法343.用卡诺图化简逻辑函数

（1）相邻方格的合并规则

1）两个相邻小方格可以合并成一个与项，且消去一个变量，

2）4（22）个相邻的方格可合并成一个与项，且消去两个变量

3）N（2k，k为正整数）个相邻方格可合并成一个与项，且消去k个变量。

35图1-13卡诺图相邻方格的圈法

a）圈两个方格b）圈4个方格c）圈8个方格d）圈16个方格36（2）卡诺图法化简步骤

1）变换及填图2）画圈3）写式

例1-7

用卡诺图法化简逻辑函数

F＝

解：

F＝

37

1.6具有无关项逻辑函数的化简

函数的逻辑值可以是任意的，或者这些变量取值根本不会出现，称为无关项或任意项。记为“d”，在卡诺图中用“ф”表示。

例1-3完整的真值表

MS＝A＋C，ML＝B381.7数字电路中的半导体器件的开关特性

1.7.1半导体二极管的开关特性

正向与反向特性39

1静态开关特性

加正向电压时导通，电压降很小，近似看做是一把闭合开关；而外加反向电压时二极管截止，反向电流很小（＜1µA），故近似看做是一把断开开关。（1）正向特性使正向电流从零开始明显增大的外加电压称为阈值电压UTH。硅二极管导通UD取0.7V；锗管压降UD取0.3V。（2）反向特性反向电流很小（i≈－IS），反向电流几乎不变，称IS反向饱和电流。2动态开关特性

二极管在动态过程中对其内部电荷的建立和消散都需要时间，此时间虽短（约在几纳秒内），但它毕竟存在，故影响二极管的开关速度。

3反向击穿特性

二极管的反向击穿电压UBR一般在几十伏以上（高反向电压二极管可达几千伏）。4041瞬态响应曲线4.理想二极管的概念

当管子正向偏置时，其电压降为零伏；而当管子处于反向偏置时，其电阻为无穷大，电流为零。此即理想二极管的概念。42431.7.2双极型晶体管（BJT）的开关特性三个工作区44BJT静态开关特性BJT动态开关特性451.7.3增强型绝缘栅场效应管的开关特性NMOS管特性曲线46NMOS管静态开关特性NMOS管动态开关特性

THEEND47●多媒体教学手段●理解概念、掌握方法、提升技能●充分发挥想象力《数字电子技术基础》教学课件10010100100001001010010FoundationofDigitalElectronicTechnology4849

第2章集成逻辑门电路2.1基本逻辑门电路2.2CMOS逻辑门电路2.3TTL逻辑门电路2.5BiCMOS门电路2.6逻辑门电路使用中的几个问题

2.1

基本逻辑门电路

最常用的是与非门、或非门、与或非门、异或门和同或门。

2.1.1二极管与门及或门电路

1.

与门电路

F＝A·B

图2-1二极管与门电路

a）二极管与门b）逻辑符号502.

或门电路

F＝A＋B

图2-2二极管或门电路

a）二极管或门b）逻辑符号512.1.2非门电路（BJT反相器）

F＝

图2-3非门电路

a）BJT反相器（非门）b）逻辑符号522.2CMOS逻辑门电路

2.2.1CMOS反相器

图2-5CMOS反相器电路结构

a）CMOS反相器电路b）采用简化符号的电路c）CMOS反相器作为开关示意图531.工作原理

◆uI＝UIL＝0V时，UNGS＝0V＜UTN，VN截止；而UPGS＝0－VDD＝－VDD，VP导通，输出电压uO＝UOH≈＋VDD；

◆

uI＝UIH＝＋VDD时，UNGS＝＋VDD＞UTN，VN导通，但UPGS＝0V，VP截止，uO＝UOL≈0V。

542.电压传输特性

图2-6CMOS反相器的电压传输特性5个工作区段。

（1）AB段当输入低电平uI＝0V时，uO＝UOH≈＋VDD；

（2）BC段当uI＞UTN时，

（3）CD段

uI＝VDD/2、uO＝VDD/2的位置上；

（4）DE段输出电压uO趋于低电平；

（5）EF段

uI＝＋VDD时，uO＝UOL≈0V。

55图2-7CMOS反相器VDD取不同数值时的

56

3.功耗

CMOS反相器的功耗最低，静态平均功耗小于10μW，总有一管导通，另一管截止，于是流过两个MOS管的静态电流接近于零。

4.工作速度

平均传输延迟时间约为12ns左右。

图2-8CMOS反相器在电容负载下的工作情况

a）电路图b）负载电容充电b）负载电容放电572.2.2常用的CMOS门电路

1.CMOS与非门

F＝

图2-9两输入端CMOS与非门电路582.CMOS或非门

F＝

图2-10两输入端CMOS或非门电路

n个输入端的或非门必须有n个NMOS管并联和n个PMOS管串联。593.CMOS异或门和同或门图2-11CMOS异非门电路F2＝

602.2.3CMOS传输门和双向模拟开关

1.CMOS传输门的组成图2-12CMOS传输门a）电路图b）逻辑符号61

2.CMOS传输门的工作原理

设UTN＝|UTP|＜VDD，且输入信号uI在0V~VDD范围内变化。

当C端接0V、端接VDD时，VN和VP都截止，相当于开关断开。

当C端接VDD、端接0V时，0≤uI≤(VDD－UTN)范围内，VN导通；在UTN≤uI≤VDD范围内，VP导通。即在输入信号uI的变化范围内，VN和VP中至少有一个导通，相当于开关接通。

623.CMOS传输门构成双向模拟开关

用一个CMOS传输门TG和一个CMOS反相器G构成的双向模拟开关。当控制端C加高电平时，uO≈uI；当控制端C加低电平时，呈高阻状态。

图2-13CMOS双向模拟开关电路632.2.4CMOS漏极开路门及三态门

1.CMOS漏极开路（OpenDrain：OD）门

将CMOS与非门的输出级做成漏极开路（OD）结构，此时可将多个OD门的输出端并联，使其具有线与逻辑功能，同时不会损坏器件。

图2-144两输入端OD与非门642.CMOS三态门（ThreeStateLogic：TSL）

分时传输信号用三态门，即其输出不仅有高电平和低电平两种状态，还有高阻状态。

（1）CMOS反相器串接附加管图2-15加附加管V′N和V′′P组成CMOS三态门a）电路b）逻辑符号65

（2）CMOS反相器输出接双向模拟开关

图2-16反相器输出接双向模拟开关组成CMOS三态门a）电路b）逻辑符号66（3）增加附加管和CMOS门电路

图2-17加附加管VP′和或非门组成CMOS三态门

a）电路b）逻辑符号672.2.5CMOS三态门的应用

1.构成总线传输系统

2.接成双向传输门

图2-18CMOS三态门的应用a）用于数据传输总线b）组成单一数据双向传输门683.用于数据双向传输图2-19三态输出4总线缓冲器用于两个数据的双向传输电路692.2.6CMOS逻辑门的重要技术参数

1.高、低电压值

输出高电平电压UOH，UOH(min)＝VDD－0.1V；

输出低电平电压UOL，UOL(max)＝0.1V；

输入高电平电压UIH，UIH(min)＝70%VDD；

输入低电平电压UIL，UIL(max)＝30%VDD；

阈值电压UTH＝50%VDD。70

2.噪声容限

UNH＝UOH－UIH

UNL＝UIL－UOL

图2-20噪声容限图解713.扇入数和扇出数

（1）扇入数

CMOS门电路的扇入数取决于其输入端数。例如一个3输入端的CMOS与非门，它的扇入数N

I＝3。

（2）扇出数

是指在正常情况下，所允许带同类门的最大数目。

1）拉电流工作情况

2）灌电流工作情况

72图2-21扇出数的计算a）拉电流负载b）灌电流负载734.传输延迟时间

tPD＝（tPLH＋tPHL）/2

图2-22CMOS门电路的传输延迟波形74*5.功耗

静态功耗指的是电路输出无状态转换时的功耗，即门电路静态且空载时电源总电流IDD与电源电压＋VDD之乘积。当输出为低电平时的功耗称为空载导通功耗PON；当输出为高电平时的功耗称为截止功耗POFF，PON总比POFF大。

*6.延时-功耗积

DP＝tPDPD752.3TTL逻辑门电路

2.3.1TTL与非门电路结构和工作原理

1.电路结构

图2-23CT74通用系列两输入端与非门

a）电路图b）逻辑符号762.工作原理

1）当两输入电压uA和uB中至少有一个为0.3V时，

UB1＝(0.3＋0.7)V＝1.0V

输出电压为

uF≈＋VCC－UBE4－UD3＝(5－0.7－0.7)V＝3.6V

2）当两个输入端全加高电平，uA＝uB＝3.6V时，

UB1＝UBC1＋UBE2＋UBE3＝(0.7＋0.7＋0.7)V＝2.1V

UC2＝UCES2＋UBE3＝(0.3＋0.7)V＝1.0V

即

F＝77

*3.

其他几种系列的TTL与非门

（1）CT74H高速系列

图2-24CT74H高速系列两输入端与非门电路78

（2）CT74S肖特基系列

图2-25CT74S肖特基系列两输入端与非门电路79图2-26带有肖特基二极管的BJT

a）电路连接方式b）图形符号80

（3）CT74LS低功耗肖特基系列

图2-27CT74LS低功耗肖特基系列两输入端与非门电路81

2.3.2TTL或非门

图2-28TTL或非门

a）电路图b）逻辑符号82

2.3.3TTL系列门电路的技术参数

1.

电压传输特性

传输特性分为4个区段。

图2-29TTL与非门的电压传输特性

a）传输特性b）接成TTL与门进行测试（1）AB段当uI＜0.6V时，为截止区。

（2）BC段当0.6V＜uI＜1.3V时，0.7V＜uC1＜1.4V，为线性区。

（3）CD段当1.3V＜uI＜1.4V时，CD段为转折区，理想TTL门的阈值电压UTH≈1.4V。

（4）DE段当uI大于1.4V以后，为饱和区。832.输入负载特性

URI≈RI(VCC－UBE1)/(R1＋RI)

图2-30CT74系列与非门输入负载特性

a）测试电路b）输入负载特性曲线84定义如下：

①将保证与非门输出为标准低电平所允许的RI的最小阻值，称为开门电阻RON；

②将保证与非门输出高电平标准值的90%，且URI不得大于最大输入低电平UILmax所允许的RI的最大阻值，称为关门电阻ROFF。

CT74系列TTL与非门，实测结果为RON≈2.0kΩ，ROFF≈0.91kΩ。853.输入和输出的高、低电压值

输出高电压UOH＝uO(A)≈3.6V；

输出低电压UOL＝UCES3≈0.3V；

输入低电压UIL＝uI(B)≈0.4V；

输入高电压UIH＝uI(D)≈1.4V≈UTH。864.TTL系列门技术参数的比较

几种TTL系列门技术参数比较87例2-1

针对图2-31所示的两个CT74通用系列TTL逻辑门电路，分别讨论它们的输出电压值各约为多少伏？

解：（1）其输出电压约为3.6V。

（2）其输出电压值约为0.3V。图2-31例2-1的两个逻辑门电路88

例2-2

分析图2-32所示的各TTL门电路的输出状态如何？若这些门电路为CMOS产品，则输出状态又怎样？

解：（1）与非门输出为“0”。

（2）两个与非门的输出均为“1”。892.3.4TTL集电极开路门和三态门

1.集电极开路门（OC门）

图2-34OC门结构及其逻辑符号

a）OC门内部电路b）逻辑符号90图2-36计算OC门负载电阻RL的电路a）求RL(max)用图b）求RL(min)用图91*（1）求负载电阻的最大值RL(max)

UOH＝VCC－IRLRL＝VCC－(nIOH＋mIIH)RL

则

*（2）求负载电阻的最小值RL(min)

负载电阻RL的取值范围为

RL(min)＜RL＜RL(max)

922.TTL三态输出门

（1）TTL三态门（高电平有效）

图2-38TTL三态门（高电平有效）

a）电路图b）逻辑符号93（2）TTL三态门（低电平有效）

图2-39TTL三态门（低电平有效）

a）电路图b）逻辑符号942.5BiCMOS门电路

2.5.1BiCMOS反相器

图2-42基本BiCMOS反相器电路95

2.5.2其他的BiCMOS门电路

图