数字电子技术基础复习

第一章数制和码制十—二进制转换分整数和小数两部分：整数部分除以2取余，小数部分乘以2取整！注意：由高位指向低位整数部分箭头向上,小数部分箭头向下12第一章数制和码制十—二进制转换分整数和小数两部分：整数部分除以2取余，小数部分乘以2取整！注意：由高位指向低位整数部分箭头向上,小数部分箭头向下12n(S 22n2kn1kkn02n2nLk1)kkn2(k小数部分的转换：乘2取整法2m(S kL左右同乘2：小数部分的转换：乘2取整法2m(S kL左右同乘2：2m12(S kkL同k2(k212二<—>十六进制转换四位二二<—>十六进制转换四位二进制数对应一位十六进制数16->2进制:采用与二—十六进制转换相反的步骤，即只要按原来顺序将每一位十六进制数用相应的四位二进制数代替即可。例：(10110.011)B例：(10110.011)B例：(752.1)O=(111101八进制的基数8=23，可将三位二进制数表示一位八进制数，即000～111表示0～7。二进制转1212BCD代码：用4位二进制数码表示1位十进制数时所采用的代BCD代码：用4位二进制数码表示1位十进制数时所采用的代码所谓的8421码，就是指各位的权重是8,1，其中1010~11114,2,=（000110011000格雷码：任意两个相邻的数所对应的代码之不能省略第二章逻辑代数基础运算及符号第二章逻辑代数基础运算及符号），会看运算符号是后面的基础。必须掌握逻辑函数表示及化简（基本定理、表示方法、公式化简法、卡诺图化简）必须掌握卡诺图化简尤其注意无关项的化简。01定律00A•+•A=0,A=A,11AA=AA=1A=A重叠律交换律：结合律：分配律A•A=0,+A=•A1A•A+B=B+A，B=BA+(B+C)=(A+B)+C，(B•C)=(A01定律00A•+•A=0,A=A,11AA=AA=1A=A重叠律交换律：结合律：分配律A•A=0,+A=•A1A•A+B=B+A，B=BA+(B+C)=(A+B)+C，(B•C)=(A•B)•C=(A+B)(A+C)A+B••B+A•反演律：A=A+ABBA还原律A=ABABABABABAAAA(A的个数为偶数(A(1)AAB吸收A(1)AAB吸收AABAABAB消因子并项ABACBCABACA(AB)AABAB,AAB消项反演定理还需得到的结果是原函数的若两逻辑式相等,则它们的对偶式也相等。构成卡诺图的原则是N变量的卡诺图有2N个小方块（最小项最小项排列规则：几何相邻的必须逻辑相邻①②四变量卡诺图A01三变量卡诺01324576构成卡诺图的原则是N变量的卡诺图有2N个小方块（最小项最小项排列规则：几何相邻的必须逻辑相邻①②四变量卡诺图A01三变量卡诺013245760132457689①②③④①②③④先圈孤立的1；再圈只有一种圈法的1；检查：每个圈中至少有一个1未被例用卡诺图化简逻辑函例用卡诺图化简逻辑函Y(A、B、C、解ABYABCBD：无关项在无关项在化简中的应用例：8421BCD码表示一位十进制数A0000000011111111B0000111100001111C0011001100110011D0101010101010101F0000011111当x≥5时例：8421BCD码表示一位十进制数A0000000011111111B0000111100001111C0011001100110011D0101010101010101F0000011111当x≥5时，输出=1，否则输出求F的最简与或式解：依题意列真值表由真值表写F表达式Fm5~9d10~FABDFABCABD1111111111考点：1.三极管的开关特性、截止工作状态考点：1.三极管的开关特性、截止工作状态和饱和状态（状态判定、开启电压7、深度饱和时集电极和发射极间电压0.1～TTL门电路（工作原理、根据电路图分析逻辑函数及功能、OC门与TS门原理及应COMS门电路（同11器、加法器、比较器）－>明确上述集成电路的功能竞争－冒险现象（检查方法关于前四章，考题的难度不会大于期中考试的难注意：需要对求得的逻辑函数式进行化普通编码器：任何时刻只允许输入一个编码信号优普通编码器：任何时刻只允许输入一个编码信号优先编码器：允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信3-8译码器：表达Y0~Y7是A、B、C全部最小项的译码输出，亦称n位二进制代码可以表示2n个对象或信号。A2A0是译码器输入端，Y0Y7是译码器输出端。且低电平有效。S2S3S1为三个片选输入端，只有当它们分别为0、0、1，译码器才正常译码；否则不论A2A0为何值，Y0Y7都输出高电平。低电平效输912345678AAASSSA2A0是译码器输入端，Y0Y7是译码器输出端。且低电平有效。S2S3S1为三个片选输入端，只有当它们分别为0、0、1，译码器才正常译码；否则不论A2A0为何值，Y0Y7都输出高电平。低电平效输912345678AAASSS地012321 用译码器设计组合逻用译码器设计组合逻辑电路当控制端为有效电平时，若译码器输入端接逻辑变量，在译码器的输出端则可得到输入变量的全部最小项。n位二进制译码器的输出给出了n变量的全部最小项。通过附加必要的门，可获得任意形式数量不大于n的组合逻辑函数。（3）附加必要的门（或门或与非门),画出逻辑图。原理(1)任何一个逻辑函数可以写成表达式Y=mi二进制译码器可产生n个变量的所有2n个。所以，译码器加或门（译码器输出低电平时用与非门）m(0,4,7)1试用3—8原理(1)任何一个逻辑函数可以写成表达式Y=mi二进制译码器可产生n个变量的所有2n个。所以，译码器加或门（译码器输出低电平时用与非门）m(0,4,7)1试用3—8Y2Y1m(0,4,7)m0 m4m0m4m0m4Y2Y0Y4Y0Y1Y2&&Y6SS1ABCY2Y1Y1Y0Y4&&Y6SS1ABCY2Y1Y1Y0Y4从一组数据中选择出某一数1.从一组数据中选择出某一数1. Y四输入输出Y选择控（多路开关有2n个数据输入端，一个输出端，用Ai控制，把其中的某个输入信号送到输出端。选择控制（地址控制4选14选18选1Y=(A2A1A0）+…用数据选择器设计组合逻辑电路若1Ai作为输入变量Y＝m用数据选择器设计组合逻辑电路若1Ai作为输入变量Y＝miDi，所以可以方便的实现n个变量的组合电路。AB例：用四选一数据选择器实现逻辑函数Y=AB=AB+ABA0D1Y1YD2S若则D0＝D3＝0，D1＝D2＝1Y=A1A0D0+A1A0D1+A1A0D2用具有n位地址的选择器，可以产生输入变量数不大于n+1的组合逻辑函数。用具有n位地址的选择器，可以产生输入变量数不大于n+1的组合逻辑函数。：（1）把函数式变换为与选择器表达式完全对应的形式。（2）两式相对照，找出变量对应关系。（3）画逻辑图。若用八选一数据选择器CC4512实现上述三变量逻辑函数BACZ=ABC+1CC4512输出Y的逻辑函数式A2Y=DAAA+DAAA+DA若用八选一数据选择器CC4512实现上述三变量逻辑函数BACZ=ABC+1CC4512输出Y的逻辑函数式A2Y=DAAA+DAAA+DAA 0D4+D3A2A1A0+D4A2A1A0++D6A2A1A0+YZ控制0高电平检查竞争—冒险现象的方检查竞争—冒险现象的方在输入变量每次只有一个改变状态的简单情况下只要输出端的逻辑函数在一定条件下能简化 Y=A•A，则可判定存在竞争—冒险例：Y=AB+AC，当B=C=1时，Y=A+A当A由1到0，A由0到1时，Y应始终为1，但由于存在竞争—＝0，使得Y=0第五触发触发器的功能和特点（2有存储功能第五触发触发器的功能和特点（2有存储功能2.SR锁存器、电平SR触发器、主从JK工作原理和工作特性表（形了4触发器逻辑功能分类、特性方程（SR触发器JK发D触发TT/触发器）必须掌握，尤是特性方注意按逻辑功能分类的触发器必须是时钟控制的发器同步型，正电位触主从型，上升沿触发边缘同步型，正电位触主从型，上升沿触发边缘型边缘型，上升沿触发1描述方法：1描述方法：逻辑符号、特性表、特性方⑴逻辑符“∧”表示边沿触发方式,“┐”表示主从触发方式非号“－”：表示低电平有效加小圆圈“ο”：表示低电平有效触发或下沿有效触发,不加小圆圈“ο”：表示高电平有效触发或升沿有效触。⑵特性D000010101111⑵特性D000010101111特性方特性方触发方基本SR触发方基本SR直接电平触发（低电平有效/高电平有效），无同步触CLK的（高/低）电平期间触发，在整个电平期间接收信号在整个电平期间状态相应更新，所以存在空翻。边沿触只在CLK的↑或↓边沿触发只在CLK的↑或↓边沿接收信号只在CLK的↑或↓边沿状态更新，克服了空翻。主从触主从触有主、从两个触发器，在CP的高/低电平期间交替工作、封锁只在CP的高电平期间（或低电平期间）接收信只在CP的↑或↓边沿总的输出状态更新。集成触发器中常见的直接置0和置1端非号：低电平有效直接（异步）：不受CP的影响。JK触发器：逻辑功能最完D触发JK触发器：逻辑功能最完D触发器：单端输入，使用最方JK→RS触发Qn1Qn1JQnKQnSRQ令：J=S，K=JK→D触发Qn1Qn1JQnKQnDQnDQnJK→D触发Qn1Qn1JQnKQnDQnDQnJK→T触发Qn1JQnKQnQn1TQnTQn令：J=令：J=JK→T’触发Qn1Qn1JQnKQnQJK→T’触发Qn1Qn1JQnKQnQnD→T’触发Qn1Qn1Qn令：DQn令：J=【例】边沿触发器组成的电路如图所示，已知其输入波形，试分别画出Q1、Q2端的波形。设电路初态均为012345A&Q1ABCCA1JRD1BAB,KAJQn2J KQ(AB)(AB222Qn1D 【例】边沿触发器组成的电路如图所示，已知其输入波形，试分别画出Q1、Q2端的波形。设电路初态均为012345A&Q1ABCCA1JRD1BAB,KAJQn2J KQ(AB)(AB222Qn1D 第六时序逻第六时序逻辑电考点：1.时序逻辑电路的分析（电路输出方程、驱动方程、状态方程、状态转换图/表、会分析逻辑功2.常用时序逻辑电路（寄存器（移位）、计数器－>明确上述逻辑电路的功能（寄存、计数），对于常用161、160片子须知道是什么片子（161为4位二进制加法同步计数器、160同步十进制加法计数器），记住管脚分别代表的功能，会连线3．时序逻辑电路的设计方法（逻辑抽象、状态转换图/表（状态化简、状态编码、画次态/输出卡诺图、化简求状态方程、驱动方程、画逻辑图）课上例题必须掌握注意求解时，明确步骤，逐步求解，尤其是定不要忽略化时序时序电路在任一时刻的输出不仅取决于该时的输入信号，而且与电路过去所处的状态有关。按输出信号的特点分Mealy（米利）型：输出取决于电路的状态和输Moore（穆尔）同步时序电路的分析步骤：①根据逻辑图写出时序电路的各触发器的同步时序电路的分析步骤：①根据逻辑图写出时序电路的各触发器的驱动方程和输出方程②方程根据已求出的驱动方程和所用触发器的特征获得时序电路的状态方程③根据时序电路的状态方程和输出方程，建立状态转移表进而画出状态图和波形图等。分析电路的逻辑功能,并检查是否能自启动。④M<N1.方法：置零法（复位法），置数法（置位法采用置零法或置数M<N1.方法：置零法（复位法），置数法（置位法采用置零法或置数法设计任意进制计数器需要经过以下三个步骤①选择计数器的计数范围，确定初态和末态②确定产生清0或置数信号的译码状态，然后根据译码状态设计译码反馈电路③画出M进制计数器的逻辑电路设计数器的最大计数值为N，若要得到一个M(＜N)进制的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态M个状态中循环就可以了。2、必须用2、必须用多片N进制计数器组合起来，才能构成M进制计数器。若M可分解为M=N1N2，可用串行进位或并行进位方式将N1进制和N2进制的计数器连接起来。控制信号（使能），时序逻时序逻辑电路的设计方法三、状态分配（状态编码1、确三、状态分配（状态编码1、确定触发器数目为n，时序电路的状态为则2n≥M2、状态编码从2n个状态中选出M个状五、