《数字电子技术基础 第4版》 课件 第 4 章 锁存器和触发器（第4版）

●多媒体教学手段●理解概念、掌握方法、提升技能●充分发挥想象力《数字电子技术基础》教学课件配合王振宇主编《数字电子技术基础(第4版)》10010100100001001010010FoundationofDigitalElectronicTechnology12

第3章集成逻辑门电路4.1触发器概述4.2基本SR锁存器4.3时钟触发器4.4T触发器和T'触发器4.1

概述

能存储1位二进制数据的逻辑单元电路称为锁存器或触发器。3个特点：

（1）具有两个能够自动保持的稳定状态，用来存储数据0和数据1；

（2）在输入信号作用下，它们的两个逻辑状态之间可以相互转换；

（3）输入信号不变或撤去后，其能够将所存储数据长久保存。

约定如下：Q＝1、＝0为1态；Q＝0、＝1为0态。3

4.2基本SR锁存器

4.2.1用与非门构成的基本SR锁存器

1.电路组成

图4-1用两个与非门构成的基本SR锁存器42.工作原理

当d＝0、d＝1时，无论现态Qn是1还是0，次态Qn+1均为1态；

当d＝1、d＝0时，无论现态Qn是1还是0，次态Qn+1均为0态；

当d＝1、d＝1时，现态Qn是1，次态Qn+1亦为1；Qn为0，Qn+1亦为0；

当d＝0、d＝0时，无论现态Qn是1态还是0态，次态Qn+1＝＝1，两个互补的次态同为1。称这种状况为不定状态“ф”。53.逻辑功能描述

（1）功能表

（2）特性方程6（3）激励表图4-3基本SR锁存器的状态转换图（4）状态转换图7（5）工作波形图

例4-1在图4-1b所示的基本SR锁存器中，已知输入信号波形如图4-4上方所示，设该锁存器的初始状态Q初＝0，试画出输出Q及的波形图。

解：

图4-4例4-1的波形图84.2.2由或非门构成的基本SR锁存器

图4-5用两个或非门组成的基本SR锁存器

a）逻辑电路图b）逻辑符号94.2.3集成基本SR锁存器图4-6集成基本SR锁存器CC404310图4-6集成基本SR锁存器CC404411例4-2运用基本SR锁存器，消除由于机械开关振动所引起的干扰脉冲。

解：

图4-7例4-2机械开关的工作情况图4-8利用基本SR锁存器消除机械开关振动的影响124.3时钟触发器

4.3.1门控SR锁存器

1.电路组成

图4-9由与非门构成的门控SR锁存器132.工作原理

3.逻辑功能描述

（1）功能表

（2）特性方程

14（3）激励表15（4）状态转换图

例4-3对于图4-9所示的门控SR锁存器，已知CP、R、S波形如图4-10上方所示，设锁存器初始状态Q初＝0，试画其输出端Q及的波形图。

解：

图4-10例4-3门控SR锁存器的波形图164.门控SR锁存器的触发方式

5.门控SR锁存器的空翻现象

图4-11门控SR锁存器接成计数电路174.3.2主从触发器

具有边沿触发工作特性的存储单元就是边沿触发器。

1.主从SR触发器

（1）电路组成

图4-12主从SR触发器

a）逻辑电路图b）逻辑符号18（2）工作过程

当CP＝1时，＝0，主触发器根据输入信号S、R端的信号状态而翻转，从触发器因＝0封锁G3、G4门而保持原态不变。

当CP＝0时，＝1，主触发器被封锁，即使S、R信号发生变化，主触发器状态也不变；但从触发器被打开，将主触发器CP＝1期间存储的信息作为从触发器的输入信号，使从触发器按门控SR锁存器的特性方程翻转，且在CP＝0期间，从触发器一直受主触发器控制，两者状态相同。克服了“空翻”现象。

（3）逻辑功能描述

（4）存在问题主从SR触发器仍旧会有“不定”状态。192.主从JK触发器

（1）电路组成图4-13主从JK触发器

a）逻辑电路图b）逻辑符号20

（2）工作原理

当CP＝1时，主触发器动作

当CP＝0时，从触发器动作

从JK触发器的特性方程为

（CP↓）

有效避免了“不定”状况。

（3）逻辑功能描述

1）功能表

2）激励表2122（4）主从JK触发器的一次翻转问题

一旦此输入变量因干扰引起主触发器翻转，即使干扰消失后，该变量无论怎样变化也不能使主触发器翻转到原先的状态，此现象称为主从JK触发器的一次翻转问题。23例4-4在图4-15a所示的主从JK触发器电路中，设CP的波形如图4-15b所示，试画出Q、端的波形图。设触发器的初始状态为Q初＝0。

解：

图4-15例4-4的电路和波形图244.3.3几种常用的边沿触发器

1.维持-阻塞D触发器

（1）电路组成

图4-17维持-阻塞D触发器25（2）工作原理

1）D＝1使触发器可靠地置1。

2）D＝0使触发器的输出可靠置0。

（3）逻辑功能

1）功能表

2）特性方程

Qn+1＝D

（CP↑）263）工作波形图4-18维持-阻塞D触发器的波形图27（4）异步置1端和异步置0端

当d＝0及d＝1时，均保证对触发器直接置1。

当d＝1及d＝0时，均可确保触发器直接复位。

整个触发器的功能如下：

d＝0及d＝1时，Qn+1＝1，＝0

d＝1及d＝0时，Qn+1＝0，＝1

d＝1及d＝1时，Qn+1＝D

（CP↑）

Qn+1＝Qn

（CP＝0）

Qn+1＝Qn

（CP＝1）

Qn+1＝Qn

（CP↓）28例4-5在图4-17a所示的维持-阻塞D触发器中，已知CP、Sd、Rd、D的波形如图4-19上方所示，试画出与之对应的输出波形图。设触发器初始状态为0。

解：

图4-19例4-5的波形图292.利用传输延迟的边沿JK触发器

（1）电路组成

图4-21利用传输延迟的边沿JK触发器

a）逻辑电路图b）逻辑符号30（2）工作过程

1）当＝0时电路状态不变。

图4-22在CP不同时刻整个触发器的等效电路

a）＝0时b）＝1第1阶段c）＝1第2阶段312）当由低电平变为高电平后

第1阶段：在t＜tPD这段时间内，保持不变。

第2阶段：在t＞tPD时间以后，输出状态保持不变。

在的上升沿及＝1期间，电路均保持原状态不变。3）当由高电平变为低电平时由于与非门G3、G4有较大的传输延迟时间tPD，因此，亦需分两个阶段讨论：第1阶段：t＜tPD的时间内，第2阶段：当t＞tPD以后，G3、G4完全被封锁，P1＝P2＝1。32

（3）异步置1和异步置0功能图4-23在CP下降沿到来后整个触发器的等效电路图4-24

d和d低电平有效、CP↑有效的边沿JK触发器逻辑符号333.CMOS主从结构边沿触发器

（1）CMOS主从结构边沿D触发器

1）电路组成此为一种利用CMOS传输门和CMOS反相器组成的边沿触发器，其内部电路采用主从结构形式，典型电路如图4-25所示。

图4-25CMOS主从结构边沿D触发器34

2）工作原理

当CP由0→1（由l→0）后，TG1、TG4由导通变为截止，TG2、TG3由截止变为导通，主触发器形成基本SR触发器，将CP上升沿到来前一瞬间D端的状态存储起来。同时由于主、从两触发器已连通，从触发器接收主触发器的状态。

当CP由l→0（由0→1）后，TG1、TG4由截止变为导通，TG2、TG3由导通变为截止，从触发器将已更新的状态存储起来，而主触发器又再次接收新的输入信号。35图4-27CMOS主从结构边沿JK触发器的逻辑电路363）Sd和Rd的直接置1、直接置0作用

图4-26实际的CMOS边沿D触发器的逻辑电路374.4T触发器和T‘触发器

4.4.1T触发器

4.4.2T'触发器38394.6时钟触发器转换设计4.5.1JK触发器转换为D、T、T’触发器4.5.2D触发器转换为JK、T、T’触发器4.6触发器应用举例

例4-6用CMOS双D触发器74HC/HCT74芯片组成的电路，如图4-29a所示。已知CP、D1波形如图4-29b上方所示，设两个触发器的初态均为0，试画出