电工电子技术课程组合逻辑电路

组合逻辑电路精选ppt本章教学根本要求掌握与门、或门、非门、异或门的逻辑功能。了解TTL集成与非门及电压传输特性和主要参数，了解CMOS门电路的特点，了解三态门的概念。掌握逻辑代数的根本运算法那么和应用逻辑代数分析简单的组合逻辑电路。了解加法器、8421编码器和二进制译码器的工作原理，以及七段LED显示译码驱动器的功能。本章讲授学时:5学时自学学时:10学时精选ppt主要内容逻辑代数与逻辑门组合逻辑电路逻辑门应用电路本章小结精选ppt逻辑代数与逻辑门电路数制与码制逻辑运算与逻辑门电路逻辑代数的运算法那么逻辑函数的表示与化简精选ppt数制与码制(1)概述按物理量的变化规律的特点，可将其分为两大类：数字量和模拟量。模拟量——在时间上或数值上是连续的。tu正弦波信号锯齿波信号tu模拟信号——表示模拟量的信号。精选ppt数制与码制(2)数字量——在时间上和数量上都是离散的。数字信号——表示数字量的信号。数字电路——工作在数字信号下的电子电路。在数字电路中，晶体管工作在开关状态，即工作在截止和饱和状态；注重研究输入输出间的逻辑关系，主要的工具是逻辑代数，电路的功能用真值表、逻辑函数式和波形图表示。脉冲信号tu精选ppt数制与码制(3)数制与码制数制——多位数码中每一位的构成方法和从低位到高位的进位规那么称为数制。十进制、二进制、八进制、十六进制精选ppt数制与码制(4)数制与码制十进制以10为基数的计数体制表示数的十个数码：(0~9)表示方法：用10的幂相加表示特点：逢十进一,故称为十进制。称：10i——权〔进位基数的幂〕精选ppt数制与码制(5)数制与码制二进制数——以2为基数的计数体制特点：逢二进一，所以叫二进制。称：2i——权〔进位基数的幂〕表示方法：用2的幂相加表示表示的数码：1和0精选ppt数制与码制(6)数制与码制任意进制数称：R——进位基数称：Ri——权〔进位基数的幂〕称：Ki——为相应的系数精选ppt数制与码制(7)数制与码制——数制的转换d3、d2、d1、d0分别为相应位的二进制数码1或0。精选ppt数制与码制(8)数制与码制——数制的转换2914731022222………余1(d0)………余0(d1)………余1(d2)………余1(d3)………余1(d4)注意:二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法为1+1=10，而逻辑加那么为1+1=1精选ppt数制与码制(9)数制与码制——数制的转换0.6752＝1.35………取整数1(d-1)0.352=0.7………取整数0(d-2)0.72=1.4………取整数1(d-3)0.42=0.8………取整数0(d-4)0.82=1.6………取整数1(d-5)0.62=1.4………取整数1(d-6)…高位低位精选ppt数制与码制(10)数制与码制——码制在数字电路中，将用来区分不同的事物的一种数码称为代码，它不具有数量大小的含义。为每个事物编制代码，即为编码。为便于记忆和处理，在编码时总要遵循一定的规那么，这些规那么就叫做码制。编码可以有多种，数字电路中所用的主要是二﹣十进制码〔BCD码〕。BCD——BinaryCodedDecimal精选ppt数制与码制(11)数制与码制——码制二进制代码假设需要编码的信息数量为N，那么用作代码的二进制数的位数n应该满足精选ppt数制与码制(12)数制与码制——几种常见的二进制编码8421码2421码5421码余3码格雷码000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501010101100010000111601100110100110010101701110111101010100100810001110101110111100910011111110011001101权842124215421精选ppt数制与码制(13)数制与码制——几种常见的二进制编码8421码：代码中从左到右每一位的1分别表示十进制数8、4、2、1。每一位的1代表的十进制数称为这一位的权。将二进制代码各位分别与其权相乘后加起来，结果就是该代码所代表的十进制数。如代码1000表示十进制数1×8+0×4+0×2+0×1=8。5421码：代码中从左到右每一位的权分别是5、4、2、1。如代码1000表示十进制数1×5+0×4+0×2+0×1=5。2421码：代码中从左到右每一位的权分别是2、4、2、1。如代码1011表示十进制数1×2+0×4+1×2+1×1=5。余3码：假设把每一个余3码看作4位二进制数，那么它的数值比它所代表的十进制数码多3。如0101代表十进制数2。精选ppt逻辑运算与逻辑门电路(1)概述开关电路应用的电子器件是数字电路的根本元件。它只有接通和断开两种状态，所以，只有两种取值“0〞和“1〞，我们把这种二值变量称为逻辑变量。数字电路的输入信号和输出信号之间的关系称为逻辑关系或逻辑函数。数字电路所进行的二值运算就叫逻辑运算，研究这种运算规律的数学叫逻辑代数〔布尔代数〕。所以，数字电路也称为逻辑电路。精选ppt逻辑运算与逻辑门电路(2)1.与运算及“与〞门电路决定事件F的所有条件A和B都满足时，事件F才发生,那么称逻辑函数F是逻辑变量A和B的“逻辑与〞。“与门〞的逻辑电路设开关通为“1〞，断为“0〞

灯亮为“1〞，暗为“0〞ABF+-逻辑表达式：F=A·B=AB真值表：ABF000010100111精选ppt逻辑运算与逻辑门电路(3)1.与运算及“与〞门电路逻辑门符号：逻辑真值表：ABF000110110001运算规那么与逻辑门电路逻辑表达式：精选ppt逻辑运算与逻辑门电路(4)2.或运算及“与〞门电路决定事件F的所有条件A和B只要有一个或一个以上得到满足时，事件F就发生，那么称逻辑函数F是逻辑变量A和B的“逻辑或〞。设开关通为“1〞，断为“0〞灯亮为“1〞，暗为“0〞真值表:ABF000011101111逻辑表达式：F=A+B“或门”逻辑门电路ABF+-精选ppt逻辑运算与逻辑门电路(5)2.或运算及“与〞门电路逻辑表达式：或逻辑门电路逻辑门符号：逻辑真值表：ABF00010110111运算规那么精选ppt逻辑运算与逻辑门电路(6)3.非运算及“非〞门电路决定事件F的条件A不具备时，事件F才发生，那么称逻辑函数F是逻辑变量A的“逻辑非〞。真值表：逻辑表达式：AF0110设开关通为1，断为0

灯亮为1，灯为0“非门”逻辑门电路AF+-精选ppt逻辑运算与逻辑门电路(7)3.非运算及“非〞门电路逻辑表达式：非逻辑门电路逻辑门符号：逻辑真值表：AF1001运算规那么精选ppt逻辑运算与逻辑门电路(8)二极管“与门〞电路电路:DADBDCRABCF+12VABCF&符号:74LS0874LS09等表达式:F=ABC精选ppt逻辑运算与逻辑门电路(9)二极管“与门〞电路工作原理:DADBDCRABCF+12VABCF&符号:表达式:F=ABC有低出低，全高出高ABCF00000010010001101000101011001111真值表：精选ppt逻辑运算与逻辑门电路(10)二极管“或门〞电路DADBDCRABCF-12V电路:符号:74LS32ABCF≥1精选ppt逻辑运算与逻辑门电路(11)二极管“或门〞电路DADBDCRABCF-12V工作原理:有高出高,全低出低表达式:F=A+B+CABCF00000011010101111001101111011111真值表:精选ppt逻辑运算与逻辑门电路(12)三极管“非门〞电路工作原理:高出低,低出高真值表:逻辑表达式为AF1001R1DR2AF+12V+3V嵌位二极管精选ppt逻辑运算与逻辑门电路(13)4.与非逻辑运算及“与非〞门逻辑函数表达式:逻辑门符号:真值表:ABCF00000101001110010111011111111110工作原理：全“1〞出“0〞，有“0〞出“1〞精选ppt逻辑运算与逻辑门电路(14)5.或非逻辑运算及“或非〞门逻辑函数表达式:逻辑门:真值表:工作原理：ABCF00000101001110010111011110000000全“0〞出1〞，有“1〞出“0〞精选ppt逻辑运算与逻辑门电路(15)6.与或非逻辑运算及“与或非〞门逻辑表达式:与或非逻辑门:&精选ppt逻辑运算与逻辑门电路(16)7.异或逻辑运算及“异或〞门逻辑表达式：符号：真值表：ABF00010110110逻辑规那么：只有当A、B取值相异时〔即A=1,B=0或A=0,B=1),函数F的取值为1,否那么为0。精选ppt逻辑运算与逻辑门电路(17)8.同或逻辑运算及“同或〞门逻辑表达式：符号：真值表：ABF00010111001逻辑规那么：只有当A、B取值相同时〔即A=1,B=1或A=0,B=0),函数F的取值为1,否那么为0。=A⊙B精选ppt逻辑运算与逻辑门电路(18)9.三态门三态门就是指具有三种输出状态的门电路，即：它除了可输出高电平和低电平以外，还可以有第三种输出状态——高阻态〔也称禁止状态〕。此时，输出端相当于悬空，和所有电路断开。控制信号输入端：EN称为使能端。

逻辑符号：高电平使能低电平使能精选ppt逻辑运算与逻辑门电路(19)9.三态门高电平使能低电平使能ENA·B·CF高电平使能F低电平使能00110101高阻高阻0101高阻高阻真值表：精选ppt逻辑运算与逻辑门电路(20)正逻辑与负逻辑高电平=1，低电平=0——正逻辑高电平=0，低电平=1——负逻辑可以证明正负逻辑函数间满足对偶关系。除特别声明以外，本书都采用正逻辑。精选ppt逻辑代数的运算法那么(1)根本法那么①0•A=0②1•A=A③A•A=A④A•Ā=0⑤0+A=A⑥1+A=1⑦A+A=A⑧A+Ā=1⑨精选ppt逻辑代数的运算法那么(2)根本定理定理1交换律定理2结合律定理3分配律定理4吸收律定理5对和律定理6反演律精选ppt逻辑代数的运算法那么(3)根本规那么任意一个逻辑等式，如果将等式中所有出现某一变量的地方，都用同一个逻辑函数去置换，那么此等式仍然成立。2.反演规律则只要将F中的所有“·”变成“+”当已知逻辑函数F，欲求“+”变成“·”；“0”变成“1”；“1”变成“0”。原变量变成反变量，反变量变成原变量，即得。1.代入规那么精选ppt逻辑代数的运算法那么(3)根本规那么3.对偶规那么对任意一个逻辑函数F，如果将其中的“·〞变成“+〞，“+〞变成“·〞；“0〞变成“1〞；“1〞变成“0〞所得到的新的逻辑函数F’称为原函数的对偶式。精选ppt逻辑函数的表示与化简(1)逻辑函数的表示方法逻辑函数化简方法精选ppt逻辑函数的表示与化简(2)逻辑函数的表示方法逻辑变量和函数都仅有0和1两种取值。任何一件具体的因果关系都可用一个逻辑函数描述。逻辑函数式精选ppt逻辑函数的表示与化简(3)逻辑函数的表示方法逻辑真值表逻辑真值表——逻辑真值表简称真值表，是将输入变量所有的取值下对应的输出值找出来，以表格形式一一对应地列出。ABF000110110110精选ppt逻辑函数的表示与化简(4)逻辑函数的表示方法逻辑图——把逻辑函数中各变量之间的与、或、非等逻辑关系用图形符号和连线表示出来。BA≥1YDC&&Y≥1BAC&逻辑图精选ppt逻辑函数的表示与化简(5)逻辑函数的表示方法将n个变量的全部最小项各用一个小方块表示，并且将逻辑相邻的最小项排列在相邻的几何位置上，所得到的阵列图就叫做n变量最小项的卡诺图。m3m2m1m0AB01012变量卡诺图m6m7m5m4m2m3m1m0ABC00011110013变量卡诺图卡诺图精选ppt逻辑函数的表示与化简(6)逻辑函数的化简方法1.并项法精选ppt逻辑函数的表示与化简(7)逻辑函数的化简方法2.吸收法3.消去法精选ppt逻辑函数的表示与化简(8)逻辑函数的化简方法4.配项法精选ppt逻辑函数的表示与化简(9)例题分析例1化简采用并项法左式=右式例2证明精选ppt逻辑函数的表示与化简(10)例题分析证毕例3证明精选ppt逻辑函数的表示与化简(11)卡诺图化简1.逻辑函数的两种标准形式——最小项和最大项最小项——在n变量逻辑函数中，假设乘积项m包含所有n个变量，而且在m中每个变量只能以原变量或反变量的形式出现一次，且仅出现一次。那么称m为该组变量的最小项。例如000、001、010、011、100、101、110、111，依次将最小项记作m0～m7。如m7表示最小项ABC。n变量有2n个最小项。如3变量有23=8个最小项精选ppt逻辑函数的表示与化简(12)卡诺图化简1.逻辑函数的两种标准形式——最小项和最大项最小项的性质：①对输入变量的任一取值组合，必有且仅有一个最小项为1。②所有最小项之和为1。③任意两最小项的乘积为0。④假设两个最小项只有一个因子互反、其它相同，那么称它们逻辑相邻。逻辑相邻的两个最小项相加后，可合并为一项并消去互反的因子。和具有逻辑相邻性，则如精选ppt逻辑函数的表示与化简(13)卡诺图化简1.逻辑函数的两种标准形式——最小项和最大项最大项——在n变量逻辑函数中，假设M为n个变量之和，而且在M中每个变量只能以原变量或反变量的形式出现一次，且仅出现一次。那么称M为该组变量的最大项。例如000、001、010、011、100、101、110、111，依次将最大项记作M0～M7。如M4表示最大项。精选ppt逻辑函数的表示与化简(14)卡诺图化简1.逻辑函数的两种标准形式——最小项和最大项最大项的性质：①对输入变量的任一取值组合，必有且仅有一个最大项为0。②所有最大项之和为0。③任意两最大项之和为1。④只有一个因子互反的两个最大项的乘积等于各相同因子之和。如最大项和最小项的关系：如，则精选ppt逻辑函数的表示与化简(15)卡诺图化简2.逻辑函数的最小项之和形式如可化为利用A+=1可把任一个逻辑函数化为最小项之和的标准形式。这种标准形式广泛应用于逻辑函数化简及计算机辅助分析和设计中。精选ppt逻辑函数的表示与化简(16)卡诺图化简3.逻辑函数的最大项之积形式任何一个逻辑函数都可以化成最大项之积的标准形式。最小项之和必为。设，因为全部最小项之和为1，所以以外的由反演定理得精选ppt逻辑函数的表示与化简(17)卡诺图化简4.逻辑函数的卡诺图表示法——表示最小项的卡诺图m10m11m9m8m14m15m13m12m6m7m5m4m2m3m1m0ABCD00011110000111104变量卡诺图几何位置相邻的最小项具有逻辑相邻性，即只有一个因子互反，而其它因子相同。最小项编号m2，即当变量ABCD=0010（十进制数2）时该最小项为1。对应的最小项是：精选ppt逻辑函数的表示与化简(18)卡诺图化简4.逻辑函数的卡诺图表示法——表示最小项的卡诺图1011981415131267542310ABCD00011110000111104变量卡诺图卡诺图的排列规那么精选ppt逻辑函数的表示与化简(19)卡诺图化简5.用卡诺图表示逻辑函数步骤：①将逻辑函数化为最小项之和形式②将卡诺图中与mi对应的最小项的位置填1,而将mi以外的位置填0。精选ppt逻辑函数的表示与化简(20)卡诺图化简5.用卡诺图表示逻辑函数解：先将Y化为最小项之和形式例1：用卡诺图表示逻辑函数精选ppt逻辑函数的表示与化简(21)卡诺图化简5.用卡诺图表示逻辑函数画出4变量卡诺图，在对应于mi〔i=1，4，6，8，9，10，11，15〕的最小项的位置上填1，在其余位置上填0，那么可得表示Y的卡诺图。1111010010010010ABCD0001111000011110精选ppt逻辑函数的表示与化简(22)卡诺图化简5.用卡诺图表示逻辑函数例2：逻辑函数Y的卡诺图如下，试写出该逻辑式。01011010ABC0001111001函数Y等于卡诺图中填入1的那些最小项之和精选ppt逻辑函数的表示与化简(23)卡诺图化简5.用卡诺图化简逻辑函数用卡诺图化简逻辑函数也称图形化简法，其根本原理就是逻辑相邻的最小项相加，可消去互反的因子。合并最小项的规那么例：化简精选ppt逻辑函数的表示与化简(24)卡诺图化简0110001100110110ABCD0001111000011110将逻辑相邻的最小项两两圈起来，称为卡诺圈。分别将4个卡诺圈中的两个最小项相加，可消去互反的因子、只剩下相同的因子。精选ppt逻辑函数的表示与化简(25)卡诺图化简0110001100110110ABCD0001111000011110将4个逻辑相邻的最小项圈成一个卡诺圈，合并后将消去两个变量。精选ppt逻辑函数的表示与化简(26)卡诺图化简假设是8个逻辑相邻的最小项圈成1个卡诺圈，合并将会消去三个变量、只剩下8个最小项中的公共因子。0110011001100110ABCD0001111000011110圈卡诺圈合并最小项的规则：逻辑相邻的最小项的个数是2n（n是正整数）个，并组成矩形时，可以圈为一个卡诺圈、合并为一项。合并后将消去n个变量、只剩下这些最小项的公共因子。精选ppt逻辑函数的表示与化简(27)卡诺图化简只能是2n个〔2、4、8……〕逻辑相邻且组成矩形的1才能圈为一个卡诺圈，3个、6个1不能圈，不排成一个矩形不能圈。0001001100100000ABCD00011110000111100111010001000000ABCD0001111000011110精选ppt逻辑函数的表示与化简(28)卡诺圈越大越好，2n〔n是正整数〕个1组成的卡诺圈，合并后将消去n个变量；而卡诺圈的个数越少越好，因一个卡诺圈将合并为一项，故卡诺圈的个数越少，最后得到的函数式的项数越少。两者结合，最后得到最简化的函数式。所有逻辑相邻的1都要圈完〔不能漏圈〕。每一个新卡诺圈中必须至少有一个1不曾被前面的卡诺圈所包含，才是独立的。假设两卡诺圈完全相同，那么不会起化简作用。因为A+A=A。精选ppt逻辑函数的表示与化简(29)卡诺图化简法的步骤将函数化为最小项之和形式。画出表示该逻辑函数的卡诺图。根据圈卡诺圈合并最小项的规那么，画出各卡诺圈。每个卡诺圈合并为一个乘积项，将各乘积项相加，得最简函数式。精选ppt逻辑函数的表示与化简(30)卡诺图化简举例例1：用卡诺图法化简逻辑函数11100100ABC0001111001精选ppt逻辑函数的表示与化简(31)卡诺图化简举例例2：用卡诺图化简①将Y化为最小项之和形式精选ppt逻辑函数的表示与化简(32)②画出该函数的卡诺图0110111111101110ABCD0001111000011110③圈卡诺圈，基本规则是“圈尽可能大，圈的个数尽可能少”④合并各卡诺圈中的最小项，其合并结果等于卡诺圈中所包含的最小项的公共因子之积。精选ppt逻辑函数的表示与化简(33)卡诺图化简举例某个最小项屡次重复出现，算一次1就可以了。A+A=A例3：用卡诺图化简11111111000000ABCD000111100001111011111111依据“圈尽可能大，圈的个数尽可能少〞的根本规那么圈卡诺圈；合并各卡诺圈中的最小项，将各合并结果相加，得最简式。精选ppt逻辑函数的表示与化简(34)卡诺图化简举例1111111110101101ABCD0001111000011110例4：函数Y的卡诺图如下，试将Y化简。A精选ppt组合逻辑电路(1)概述分析组合逻辑电路设计组合逻辑电路精选ppt组合逻辑电路(2)组合逻辑电路的分析分析组合逻辑电路的步骤大致如下：已知逻辑图写逻辑式运用逻辑代数化简或变换列逻辑状态表分析逻辑功能精选ppt组合逻辑电路(3)组合逻辑电路的分析例1：分析图示逻辑电路的逻辑功能解：1.由逻辑图写出逻辑式：精选ppt组合逻辑电路(4)组合逻辑电路的分析例1：分析图示逻辑电路的逻辑功能2.由逻辑式写出逻辑真值表：异或逻辑真值表ABF0001101101103.分析逻辑功能得出门电路：异或逻辑门精选ppt组合逻辑电路(5)组合逻辑电路的分析例2：分析图示逻辑电路的逻辑功能M&YBA&&11被封锁=1011精选ppt组合逻辑电路(6)组合逻辑电路的分析例2：分析图示逻辑电路的逻辑功能M&YBA&&11被封锁=0101选通电路:M=1时，Y=A；M=0时，Y=B。MABY10×0110×0011精选ppt组合逻辑电路(7)组合逻辑电路的设计设计组合逻辑电路的步骤大致如下：已知逻辑要求写逻辑式运用逻辑代数化简或变换列逻辑状态表画出逻辑图精选ppt组合逻辑电路(8)组合逻辑电路的设计例2：试设计一逻辑电路供三人〔A、B、C〕投票使用，每人有一电键，如果他赞成，就按电键，表示“1〞，如果他不赞成，就不按电键，表示“0〞。表决结果用指示灯来表示，如果多数赞成，那么指示灯亮，F=1；反之不亮，F=0。解：1.分析题意列出逻辑状态表该题共有三人参加投票，所以应该有8种组合，如下表。精选ppt组合逻辑电路(9)组合逻辑电路的设计ABCF00000010010010000111110110111111F=1只有4种a.由表中F=1列写c.各种组合之间是或的逻辑关系。b.对一种组合而言，输入变量是“与〞逻辑关系。对应于F=1的项，如果输入变量为1，那么用变量本身〔如A〕，如输入变量为“0〞，那么取其反项〔如Ā〕，而后取乘积项。精选ppt组合逻辑电路(10)组合逻辑电路的设计2.由逻辑状态表列写逻辑式3.变化和简化逻辑式精选ppt组合逻辑电路(11)组合逻辑电路的设计4.由逻辑式画出逻辑图可见有两种方法构成逻辑电路：精选ppt组合逻辑电路(12)组合逻辑电路的设计在逻辑电路中，与非门是根本元件之一，所以，常常要求逻辑功能用与非门实现。精选ppt逻辑门应用电路半加器和全加器编码器译码器和数字显示精选ppt半加器和全加器(1)加法器是用数字电路实现算术加法的电路。数字电路的加法器就是实现二进制的加法运算。根据加法器完成的功能，可分为半加器和全加器两种。精选ppt半加器和全加器(2)半加器不考虑从低位来的进位数，这种加法运算称为半加器。输入输出AiBiSiCi0000011010101101精选ppt半加器和全加器(3)半加器输入输出AiBiSiCi0000011010101101由状态表可写出Si=1和Ci=1由逻辑函数式可画出半加器的逻辑电路半加器逻辑符号精选ppt半加器和全加器(4)全加器把从低位来的进位也相加，这种加法运算称为全加器。输入输出AiBiCi-1SiCi0000001010100101100100110011011010111111精选ppt半加器和全加器(5)全加器由状态表，写出Si=1和Ci=1输入输出AiBiCi-1SiCi0000001010100101100100110011011010111111精选ppt半加器和全加器(6)全加器由逻辑函数式可画出逻辑电路如图：全加器的逻辑符号精选ppt半加器和全加器(7)例题分析计算1101+1101(用全加器实现〕

C0CiA3B3S3C3

C0CiC2

C0CiC1

C0CiC0S2S1S0A2B2A1B1A0B01101001001111111结果为1101+1101=11010精选ppt编码器(1)用数字或某种文字和符号来表示某一对象或信号的过程称为编码。n位二进制代码有2n种可以表示2n个信号。精选ppt编码器(2)三位二进制编码器的设计步骤：〔1〕确定编码的位数〔2〕列编码表〔3〕由编码表写出逻辑式〔4〕由逻辑式画出辑逻图精选ppt编码器(3)三位二进制编码器的设计〔1〕确定编码的位数对于m个状态进行编码，那么m2n，n为整数。当n＝3时,最多可表示的状态为23＝8，个数〔0～7〕精选ppt编码器(4)三位二进制编码器的设计〔2〕列编码表其中I0~I7为八个输入。Y0~Y2为输出。输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111精选ppt编码器(5)三位二进制编码器的设计(3)由编码表写出逻辑式按取值为1列写因为我们通常使用与非门，所以，或的关系要化成与非逻辑关系。输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111精选ppt编码器(6)三位二进制编码器的设计(4)由逻辑式画出辑逻图精选ppt编码器(7)二-十进制编码器的设计设计编码器的过程如下(1)确定二进制代码的位数〔对于m个状态进行编码，那么m2n。n为整数。〕(2)列编码表.(3)由编码表写出逻辑式(4)由逻辑式画出逻辑图〔一般情况下都用“与非〞门构成逻辑图，故常将逻辑式转化成“与非〞形式的逻辑式〕精选ppt编码器(8)二-十进制编码器的设计(1)确定二进制代码的位数〔对于m个状态进行编码，那么m2n。n为整数。〕

二-十进制编码器是将十进制的十个数码0、l、2、3、4、5、6、7、8、9编成二进制代码的电路。这二进制代码又称二-十进制代码,简称BCD码。三位二进制代码只有八种状态(组合),所以输出的是四位(2n＞10,取n＝4)二进制代码。精选ppt编码器(9)二-十进制编码器的设计(2)列编码表:将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的),并形成表格.一般采用的方案都应是便于记忆的.精选ppt输入输出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001精选ppt编码器(11)二-十进制编码器的设计(3)由编码表写出逻辑式〔写出各输出量对应于输入量的逻辑关系式。〕(4)由逻辑式画出逻辑图精选ppt&C&BY71Y51Y31Y21Y11Y81Y91&D&A8421码编码器Y61Y41精选ppt译码器和数字显示(1)概述译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。根据功能的不同，译码器分为通用译码器和显示译码器两类。显示译码器是将数字或符号的二进制代码(输入)按其原意译成对应的信号或十进制数码(输出)的逻辑电路,用于驱动各类显示器件.精选ppt译码器和数字显示(2)概述译码过程：(1)列出译码器的状态表；(2)由状态表写出逻辑表达式；(3)由逻辑式画出逻辑图。精选ppt译码器和数字显示(3)二进制译码器(1)列出译码器的状态表；要求对应于输入代码的每一状态，八个输出信号只有一个为1，其余为0。输入输出ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001精选ppt译码器和数字显示(4)二进制译码器(2)由状态表写出逻辑式；精选ppt译码器和数字显示(5)二进制译码器(3)由逻辑式画出逻辑图；精选ppt译码器和数字显示(6)二-十进制显示译码器将“8421〞二~十进制代码译成用于显示十进制数的代码：常用的显示器件：半导体数码管、液晶数码管和荧光数码管等。1.半导体数码管2.七段显示译码器精选ppt译码器和数字显示(7)半导体数码管半导体数码管：将十进制数码分成七段，每段为一发光二极管，其结构如下图。选择不同字段发光，可显示出不同的字形。发光二极管gabcdefgabcdef半导体数码管精选ppt译码器和数字显示(8)半导体数码管的接法

半导体数码管中的七个发光二极管有共阴极和共阳极两种按法。前者，某一段接高电平时发光，后者，接低电平时发光。使用时每个管要串联限流电阻(约100Ω)abcdefgh共阴极接法共阳极接法abcdefgh+5V精选pptgabcdefgabcdef译码器和数字显示(9)七段显示译码器将“8421〞二-十进制代码译成七段显示码，状态表如下：(共阴输出)输入输出DCBAabcdefg

000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119显示数码精选ppt译码器和数字显示(10)七段显示译码器abcdefgBCD﹣七段显示译码器其功能是把输入的二﹣十进制代码〔BCD码〕译成能使数码管显示出对应的十进制数的七字段信号。例：对共阳极数码管