5锁存器和触发器

5锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性1、时序逻辑电路与锁存器、触发器：

时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。

结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。2、锁存器与触发器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。

不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

CP

CP

5.1

双稳态存储单元电路5.1.1

双稳态的概念5.1.2

双稳态存储单元电路5.1双稳态存储单元电路5.1.1

双稳态的概念反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.

电路结构2、数字逻辑分析——电路具有记忆1位二进制数据的功能。

如Q=1如Q=010011011003.模拟特性分析

I1

=

O2

O1=

I2图中两个非门的传输特性5.2.1SR锁存器5.2锁存器5.2.1D锁存器5.2.1SR锁存器5.2锁存器1.基本SR锁存器初态：R、S信号作用前Q端的状态，初态用Qn表示。次态：R、S信号作用后Q端的状态,次态用Qn+1表示。国标逻辑符号1)工作原理R=0、S=0状态不变00若初态Qn=1101若初态

Qn=001000无论初态Qn为0或1，锁存器的次态都为1态。信号消失后新的状态将被记忆下来。01若初态Qn=1101若初态Qn=0010010R=0、S=1置1无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1110若初态Qn=0100101R=1、

S=0置01100S=1、

R=1无论初态Qn为0或1，锁存器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个或非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。锁存器的输出既不是0态，也不是1态3）工作波形4）用与非门构成的基本SR锁存器、c.国标逻辑符号a.电路图b.功能表

110010100101不变11不变Q约束条件:

SR=0例

运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。用或非门构成的基本SR锁存器功能表

001110010110不变00不变Q约束条件:

SR=0

≥1

≥1Q

Q

R

S

用与非门构成的基本SR锁存器功能表

110010100101不变11不变Q约束条件:

SR=02.逻辑门控SR锁存器电路结构

国标逻辑符号简单SR锁存器使能信号控制门电路2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化。状态不变Q3=SQ4=R的波形。

逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q=0，试画出Q3、Q4、Q和Q5.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图=SS=0R=1D=0Q=0D=1Q=1E=0不变E=1=

DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能2.传输门控D锁存器

(c)E=0时(b)E=1时(a)电路结构TG2导通，TG1断开

TG1导通，TG2断开Q=DQ不变(c)

工作波形3.D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。

74HC/HCT373八D锁存器

4.

典型集成电路74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器

（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器*5.3.3利用传输延时的触发器5.3.4触发器的动态特性5.3触发器的电路结构和工作原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感5.3触发器的电路结构和工作原理主锁存器与从锁存器结构相同1.电路结构5.3.1主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同2.由传输门组成的CMOS边沿D触发器

工作原理：TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:

=1，C=0，Q

跟随D端的状态变化，使Q

=D。

工作原理：(2)CP由0跳变到1

:

=0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号TG3导通，TG4断开——从锁存器Q

的信号送Q端。TG1断开，TG2导通——输入信号D不能送入主锁存器。主锁存器维持原态不变。

。

2.典型集成电路74HC/HCT74中D触发器的逻辑图

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入国标逻辑符号74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D功能触发器5.3.2维持阻塞触发器1.电路结构与工作原理

C置0维持线响应输入D和CP信号根据确定触发器的状态4

CP=0

2、工作原理

Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=DQ4=DD信号存于Q4011DD

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

Q4

D

G6Q

Q

&

G44

当CP

由0跳变为101DD

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

G4Q4

D

G6

Q

Q

&

100DD在CP脉冲的上升沿，触法器按此前的D信号刷新4

当CP=1在CP脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响、的状态，Q的状态不变

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

G4Q4

D

G6Q

Q

&

101置1维持线置0阻塞线1100置1阻塞，置0维持线2.典型集成电路-----74LS74

5.3.4

触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立时间保持时间脉冲宽度传输延时时间传输延时时间保持时间tH

：保证D状态可靠地传送到Q建立时间tSU

：保证与D相关的电路建立起稳定的状态，使触发器状态得到正确的转换。最高触发频率fcmax

：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。触发脉冲宽度tW

：保证内部各门正确翻转。传输延迟时间tPLH和tPHL

：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间5.4.1D触发器5.4

触发器的逻辑功能5.4.2JK触发器5.4.3SR

触发器5.4.4D

触发器功能的转换5.4.2T触发器5.4

触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号D触发器JK触发器T触发器RS触发器5.4.1D

触发器1.特性表

Qn

DQn+10000111001112.特性方程Qn+1=D

3.状态图例1

D触发器组成的电路及输入电压波形如图所示，试根据输入波形画出输出端的电压波形。1234567

SC1

1DR

Q

Q

&CPABD&Q例2

如图所示电路中，已知CP和D的波形如图所示，试画出Y1，Y2端的电压波形。设Q1，Q2的初态均为0。

1D

C1

Q1Q1＞D

CP

1D

C1

Q2Q2＞

&&Y1Y2CPDCPD3.状态转换图

翻转10011111

置111010011

置000011100状态不变01010000

说

明Qn+1QnKJ1.特性表

2.特性方程5.4.2JK

触发器JK触发器例5.4.1设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。例

电路如图所示，设触发器的初始状态为0，试画出在时钟脉冲作用下各触发器输出端Q的波形。

1J

C1

1KQ1Q1＞

CP

1

1J

C1

1KQ2Q2＞

CP

1J

C1

1KQ3Q3＞

CP

CP1

例

JK触发器的逻辑图和各输入端的电压波形如图所示，试画出触发器输出端Q的波形。

1J

C11KQQ＞CP

JS0KRDCPRDJKR例

电路如图所示，若在A，B，C，CP端加入如图所示的波形，设触发器初始状态为0，试画出触发器输出端Q的波形。

1K

C1

1JQQ＞

CPCBAKJ=1=11CPABCBJKR

1K

C1

1JQQ＞

CPCBAKJ=1=11CPCJKQR5.4.3T触发器特性方程状态转换图特性表011101110000T逻辑符号4.T′触发器国际逻辑符号特性方程时钟脉冲每作用一次，触发器翻转一次。5.4.4SR

触发器1.特性表

2.特性方程3.状态图Qn

SRQn+1000000100101011不确定100110101101111不确定

SR=0（约束条件）综合例题：由不同触发器组成的逻辑电路分析触发器组成的电路和输入信号波形如图所示，试画出触发器输出端Q1，Q2的波形。设两触发器的初始状态均为0。1K

C1

1JQ2Q2＞BACPR1D＞C1CQ1Q1CPABCQ1Q25.3.4D触发器功能的转换触发器逻辑功能的转换在实际应用中，经常需要将一种功能的触发器转换成另一种功能的触发器。根据触发器的逻辑功能，通过一些连线或附加的逻辑门，就可以实现触发器逻辑功能的转换。触发器逻辑功能转换的方法：对比两种触发器的特性方程式，得到转换电路的逻辑表达式，进而可画出转换电路。D触发器功能的转换D触发器构成JK

触发器组合电路DKJQn+1=D

2.D触发器构成T触发器Qn+1=D

组合电路DT

3.D触发器构成T'触发器Qn+1=D

CPQ二分频

Q1Q1

1D

C1

CP

QQ

1D

C1

CPQ1Q四分频JK触发器功能的转换JK

触发器构成D触发器Qn+1=D

1J

C1

1KQQ＞CPD12.JK触发器构成T触发器1J

C1

1KQQ＞CPT3.JK触发器构成T’触发器1J

C1

1KQQ＞CP11J

C1

1KQQ＞CP

锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。

锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。

触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。小结

CP

CP

触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。D触发器JK触发器T触发器T’

触发器SR触发器（约束条件）利用特性方程可实现不同功能触发器间逻辑功能的相互转换。

[练习]

在图中所示的CC4013边沿D

触发器中，CP、D、SD、RD的波形见图，试画出Q、Q

的波形。[解]QQCPC11DD

SSD

RRD

SD、RD

—异步置位（置1）、复位（置0）端。CP

—上升沿触发。CPDSDRDQQ综合例题：多时钟输入的触发器电路