第12章门电路及组合逻辑电路

第12章门电路及组合逻辑电路12.1基本门电路12.2组合逻辑电路的分析与设计

12.4

译码器12.3编码器学习目标及考核标准1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点。3.会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。2.会用逻辑代数的基本运算法则化简逻辑函数。12.1基本门电路电路数字电路(逻辑电路)模拟电路组合逻辑电路时序逻辑电路模拟信号：随时间连续变化的信号模拟信号数字信号电子电路中的信号如正弦波信号等

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。

脉冲信号：是一种跃变信号，并且持续时间短暂。tt如尖顶波和矩形波等。

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。

在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲

基本门电路种类：按逻辑功能不同，实现或、与、非逻辑关系的或门电路、与门电路和非门电路为最基本的门电路。

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

基本逻辑关系为“与”、“或”、“非”三种。由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围.12.1.1与门电路U+-BFA000101110100ABF状态表设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。F=A•B逻辑表达式：运算规律：（逻辑乘）A·0=0A·1=A

A·A=A真值表（逻辑状态表）：&ABF或门电路符号：逻辑功能：有“0”出“0”

全“1”出“1”应用：与门除实现与逻辑关系外，还可起控制门的作用。如A作输入，B作控制，即可控制A能否通过。例：如图与门电路，输入端A、B的输入波形如图所示，试画出输出端F的波形。&ABFABF12.1.2或门电路BFUA+-

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。真值表000111110110ABF逻辑表达式：F=A+B运算规律：（逻辑加）A+0=A

A+1=1A+A=A真值表（逻辑状态表）：或门电路符号：ABF>1应用：或门除实现或逻辑关系外，还可起控制门的作用。如A作输入，B作控制，即可控制A能否通过。逻辑功能：有“1”出“1”全“0”出“0”ABABF>1例：如图或门电路，输入端A、B的输入波形如图所示，试画出输出端F的波形。F12.1.3非门电路YUA+-R状态表101AY0F=A逻辑表达式：

“非”逻辑关系是否定或相反的意思。运算规律：（逻辑加）真值表（逻辑状态表）：或门电路符号：AF1例：如图非门电路，输入端A的输入波形如图所示，试画出输出端F的波形。AAF1F12.1.4复合门电路与门&AB1F非门F&AB与非门001011110101ABF与非门真值表F=AB逻辑表达式：有“0”出“1”，全“1”出“0”1.与非门电路2.或非门电路001010110100ABF或非门真值表1F“非”门“或”门AB>1“或非”门FAB>1F=A+B逻辑表达式：有“1”出“0”，全“0”出“1”例：根据输入波形画出输出波形ABF1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABF1>1ABF2F23.与或非门电路1F&AB&CD>1&≥ABCDF逻辑表达式：与或非门真值表与或非门逻辑功能略略4.三态与非门&FEBA逻辑符号EN输出高阻功能表输出高阻功能表&FEBA逻辑符号EN12.1.5集成复合门电路

集成门电路除了或门、与门和非门外，还有将它们的逻辑功能组合起来的复合门电路，如集成或非门、与非门、同或门和异或门等等。

TTL电路也称三极管—三极管逻辑门电路。TTL电路生产早，制造工艺成熟，产量大，品种全，价格低，速度快，是中小规模集成电路的主流。众多数字电路中，应用最多的是TTL电路和CMOS电路。国产TTL电路主要有CT1000~CT4000四个系列。

CMOS电路是由PMOS管和NMOS管组成的一种互补型MOS集成电路，简称CMOS电路。其制造方便，功耗小，带负载和抗干扰能力强，工作速度接近于TTL电路，多在大规模和超大规模集成电路中采用。国产CMOS电路主要有CC0000~CC4000等系列。12.2组合逻辑电路的分析与设计组合逻辑电路：由门电路组成的逻辑电路。组合逻辑电路特点：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。是一种无记忆功能的电路。12.2.1逻辑代数：又称布尔代数，它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。1.逻辑代数运算的基本公式交换律结合律分配律普通代数不适用！证:A+1=1

AA=A.吸收律将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式。若原逻辑恒等式成立，则新的逻辑表达式也成立。证明：A+AB=A反演律110011111100列状态表证明：AB00011011111001000000（1）用简单的公式证明略为复杂的公式。

（2）用真值表证明，即检验等式两。

边函数的真值表是否一致等式的证明方法：逻辑代数的基本公式

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法2.逻辑函数的化简例：化简（1）并项法例：化简将两项合并为一项，消去一个变量。化简例：（2）吸收法吸收例：化简例：化简消去多余的与项（3）消去法例：化简例：化简（4）配项法先通过乘以或加上，增加必要的乘积项，再用以上方法化简。例：化简[例12.1]

化简逻辑式。[例12.2]

化简逻辑式。例：化简吸收吸收吸收吸收解：例：化简逻辑函数：（利用）（利用A+AB=A）（利用

）解：例：化简逻辑函数：（利用反演律）（配项法）（利用）（利用A+AB=A）（利用A+AB=A）（利用）代数化简的缺点：

没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。12.2.2组合逻辑电路的分析已知逻辑电路确定逻辑功能组合逻辑电路分析的任务：组合逻辑电路分析的步骤：

1.由逻辑图写出输出端的逻辑表达式；2.运用逻辑代数化简或变换；3.列逻辑状态表4.分析逻辑功能[例12.3]分析下图的逻辑功能AB..AB.A..ABBF1.AB&&&&FF3F2..

(1)写出逻辑表达式F=F2F3=AABBAB...(2)应用逻辑代数化简F=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..

(3)列逻辑状态表ABF001100111001F=AB+AB=AB逻辑式

(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABF逻辑符号(1)写出逻辑式例：分析下图的逻辑功能.A

B.F=ABAB

.A•B化简&&11.BAF&A

B

=AB+AB

(2)列逻辑状态表F=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABF逻辑符号=ABABF00110010011112.2.3组合逻辑电路的设计已知逻辑功能组合逻辑电路设计的任务：组合逻辑电路分析的步骤：

1.由逻辑功能列出真值表；2.由真值表写出逻辑表达式；3.将逻辑表达式化简；4.由化简后的逻辑表达式画出逻辑电路图。逻辑电路图[例12.4]设计一个只能对本位上的两个二进制数求和，而不考虑低位来的进位数的组合逻辑电路，即半加器。解：A---加数；B---被加数；S---本位和；C---进位。真值表真值表=1&ABSC

ABSC∑CO全加器an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。相加过程中，既考虑加数、被加数又考虑低位的进位。半加和：所以：逻辑图半加器半加器

1anbnCn-1sncnScn-1逻辑符号

∑COABiii-1CCiSiCI12.3编码器编码:把二进制码按一定规律编排，使每组代码具有一特定的含义。编码器:具有编码功能的逻辑电路。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2n

N12.3.1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。001011101000010100110111I0I1I2I3I4I5I6I7

(2)列编码表：输入输出C

B

A

(3)写出逻辑式并转换成“与非”式C=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7B=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7A=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7

(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111CBA将十进制数0~9编成二进制代码的电路12.3.2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码000输出输入BCA0(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)D00011101000011110001101100000000001118421BCD码编码表列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。写出逻辑式并化成“或非”门和“与非”门D=I8+I9.

=I4+

I6I5+I7C=I4+I5+I6+I7A=I1+I3+I5+I7+I9.

=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7B=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9DCBA

法二：十键8421码编码器的逻辑图+5V&D&C&B&AI0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。12.3.3优先编码器CT74LS1147编码器功能表I1AI2I3I4I5I6I7I8I9BCD

1111111111111输入(低电平有效)输出(8421反码)

00110

010111

0111000

01111001

0

11111010

011111

1011

0

1111111100

0111111111010111111111110例:CT74LS1147集成优先编码器(10线-4线)CT1147引脚图低电平有效16151413121110912345678CT74LS114712.4译码器译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。12.4.1二进制译码器4个2位译码器二进制代码高低电平信号2线-4线、3线-8线、4线-16线译码器。CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端1.2线-4线译码器

输入输出SA0A1Y0110000011001101110139功能表

Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出2.3线-8线译码器写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC12.4.2二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

1.数码显示管

由七段发光二极管构成例：共阴极接法a

b