第6章 计算机组成原理之总线介绍

第6章总线及其互联结构6.1总线的基本概念6.2总线接口6.3总线的仲裁、定时和数据传送模式6.4微机常用的总线标准典型习题与解答作者华南理工大学计算机学院黄钦胜内容提要：

介绍总线的基本概念，总线的连接方式，总线接口，总线的仲裁、定时及事务类型，PCI、ISA等总线。6.1总线的基本概念

6.1.1总线的分类、特性与标准化6.1.2总线的连接方式（总线的设置）6.1.1总线的分类、特性与标准化（1）内部总线

CPU芯片内部连接各寄存器及运算器等部件之间的总线。

总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。2、单处理器系统的总线类型1、什么叫总线？特点：速度极高。（2）系统总线CPU同计算机系统的其他高速功能部件，如存储器、通道等互连的总线。包括地址、数据和控制信号线，电源线等。多台计算机之间，或计算机与一些智能设备之间的连接总线。一般包括数据线和控制线。（3）外总线特点：速度较快。特点：速度较低。3、总线的特性（1）物理特性指总线的物理连接方式，包括总线的根数、总线的插头、插座的形状，引脚线的排列方式等。（2）功能特性描述总线中每一根线的功能(例如AB、DB、CB)。（3）电气特性定义每根线上信号的传递方向(IN/OUT)及有效电平范围。（4）时间特性定义每根线在什么时间有效，即各信号有效的时序关系。4、总线的标准化

（1）微机系统采用的标准总线：

ISA总线(16位，带宽8MB/S)

EISA总线(32位，带宽33.3MB/S)

VESA总线(32位，带宽132MB/S)

PCI总线(32位，带宽132MB/S，允许64位)（2）总线带宽

指总线本身所能达到的最高传输速率。

单位：MB/s(兆字节每秒=106B/s)

使各厂家不同实现方法的相同功能部件可互换使用。【例6.1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？【解】设总线带宽用Dr表示，总线时钟周期用表示，一个总线周期传送的数据量用D表示，根据定义可得(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHZ，求总线带宽是多少？【例6.1】解：64位=8B，6.1.2总线的连接方式(总线的设置)特点：（1）每个设备(主存单元、GRS、I/O寄存器等)被指定一个总线地址；（2）所有设备的通信方式是一样的（异步通信）。

优点：系统结构灵活，可扩充性强。

缺点：机器速度受单总线速度的限制。1、单总线结构

用单一组系统总线连接CPU、内存和I/O接口。CPU主存MS

I/O接口I/O设备I/O设备图6.1单总线结构系统总线

I/O接口2、双总线结构

各部件可通过系统总线交换信息，并可实现直接内存储器存取(DMA)操作。优点：系统结构灵活，可扩充性强，吞吐量大。

缺点：增加了硬件的复杂性。

CPU主存MSI/O接口I/O

接口图6.2双总线结构存储总线系统总线……I/O设备I/O设备（1）存储总线是CPU与内存交换信息的高速存储总线。设置存储总线的好处：减轻系统总线的负担。（2）系统总线

3、三总线结构

是多个外设与通道之间进行数据传送的公共通路。优点：系统效率高。缺点：硬件代价高。CPU主存图6.3三总线结构

存储总线系统总线I/O

接口I/O

接口……I/O

设备I/O

设备IOP(通道)I/O总线（1）存储总线（2）系统总线是CPU、内存和通道间进行数据传送的公共通路。（3）I/O总线4、总线结构对计算机系统性能的影响

（1）最大存储容量

在单总线系统中，外围设备占用了部分存储空间，使内存储器容量小于最大存储容量。（2）指令系统在单总线系统中，访问内存和外设采用相同的指令（地址不同），不需专门的I/O指令；但在双总线系统中，访存操作和访问外设操作采用不同的指令。（3）吞吐量—指流入、处理和流出系统的信息的速率三总线系统的吞吐能力比单总线系统强得多。

6.2总线接口6.2.1总线的数据传送方式6.2.2接口的基本概念

6.2.1总线的数据传送方式数据从低位开始逐位依次传送的方式。1、串行传送（1）波特（Baud）

（2）异步串行传送

异步串行码的字符格式：

起始位（1）+数据位（5～8）+奇偶校验位（1）+停止位（1）图小于最高数据传输率最高数据传输率图6.4(a)串行传送在串行传送方式中，每秒钟能传送的最多二进制位数。单位：b/s（3）同步串行传送

将若干个字符组成一个数据块，在数据块的开始和结尾处用同步字符作标志进行的串行传送。同步与异步相比的特点：速度快，但需同步，接口硬件复杂。

（4）串行传送方式的特点：只需一根传输线，成本低，适合远距离的传送，但速度慢。

例：

假设某串行总线传送速率是960个字符/秒，每一个字符格式规定包含10个数据位，问传送的波特数是多少？每个数据位占用的时间（位周期）是多少？【解】波特数为：

10位/字符×960字符/秒＝9600（波特）每个数据位占用的时间Tb是波特数的倒数：

Tb

＝1/9600＝0.000104（s）＝104（μs）2、并行传送

数据的各位通过各自的传输线同时传送的方式。

图6.4(b)并行传送特点：速度快，但需更多的传输线，适用于近距离部件间的数据传送。6.2.2接口的基本概念

指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。1、接口(广义)I/O设备适配器(接口)：连接主机和外设之间的逻辑部件。主机I/O

接口(适配器)地址线外围设备数据线控制、状态线图6.5外设和主机的连接方法2、接口的基本功能

(1)交换主机与外设的状态信息，如控制外设的启停，传送外设的忙、闲信息等；(2)匹配主机与外设的速度差异；(3)实现数据格式转换；(4)实现主机与外设之间的数据交换。3、接口的基本组成设备地址译码线路；(2)设备状态字寄存器(DSR)；(3)输入/输出缓冲器(IDBR/ODBR)；(4)数据转换线路；(5)根据总线控制需要的定时信号线路。4、接口的分类(按外设供求数据方式的不同分)(1)串行数据接口

接口与设备侧，数据按序逐位传送的接口。(2)并行数据接口

接口与设备和主机之间数据并行传送的接口。并行串行主机串行数据接口外围设备并行并行主机并行数据接口外围设备6.3总线的仲裁、定时和数据传送模式

6.3.1总线的仲裁6.3.2总线的定时6.3.3总线数据的传送模式6.3.1总线的仲裁主方（主设备）可以启动一个总线周期的功能模块，例如CPU、I/O设备。(2)从方（从设备）被主方指定与其通信的功能模块，例如存储器、CPU。(3)总线占用期

主方持续控制总线的时间。(4)为什么要仲裁？

为解决多个主设备同时竞争总线控制权，必须有总线仲裁部件。1、概述

(5)常用的仲裁策略

a.公平策略在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。

b.优先级策略I/O模块的总线请求采用优先级策略。(6)仲裁方式——集中式仲裁和分布式仲裁。2、集中式仲裁

BG按优先级由高至低依次传送的总线查询方式。

①设备的优先级

取决于设备与中央仲裁器的近远(逻辑上)。

②优点：所需传输线少，便于更改和扩充。

③缺点：对询问链电路的故障很敏感；优先级别低的设备可能长期得不到总线的使用。总线仲裁器DBBBR设备接口0设备接口1设备接口nA图6.6(a)菊花链查询方式BG……由中央仲裁器（总线控制部件）对主方的总线请求信号(BR)进行裁决，并送出总线授权信号(BG)。

(1)链式查询方式(2)计数器定时查询方式

优点：优先次序可灵活变动。A.固定优先级：计数器每次初值均为0。

B.循环优先级：计数器从中止点开始计数(优先级相等)。在BB=0时，请求总线的设备，其地址与计数值一致时，置“1”BB，获得了总线使用权，并中止计数查询。总线仲裁器BBBR设备接口0设备接口1设备接口n设备地址图6.6(b)计数器定时查询方式……(3)独立请求方式

优点：响应速度快，对优先次序的控制灵活。

缺点：控制线数量多。

总线仲裁器设备接口0设备接口1设备接口nBR0BG0BR1BG1BRnBGn··……图6.6(c)独立请求方式每个设备均有一对BR和BG线，通过自身的BRi线请求，由中央仲裁器经判优发出BGi以使优先设备获得总线使用权。3、分布式仲裁

以优先级仲裁策略为基础，主方它们有总线请求时，把各自惟一的仲裁号发送到共享的仲裁总线上，由各自的仲裁器比较，留大撤小，获胜者的仲裁号保留在仲裁总线上。

6.3.2总线的定时

(1)总线上信息传送过程的五个阶段：请求总线→总线仲裁→寻址→信息传送→状态返回。(2)定时

事件出现在总线上的时序关系。(3)常用的两种定时方式

同步定时和异步定时

1、概述2、同步定时

总线上的所有模块都在总线公共时钟信号的协调下工作。

优点：时序规整，控制简单，具有较高的传输频率。

缺点：不适合存取时间差别大的模块，难以确定被访问模块是否已响应。

选通数据读命令地址时钟图6.7同步传送方式T0T0T1T23、异步定时

优点：可靠性高，适用于存取时间差别大的模块之间的通信。缺点：增加总线的复杂性和成本。

后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应-答式或互锁机制的基础上。特点：无公共时钟信号，可变长度的总线周期。图6.8异步传送方式数据®©接收从同步主同步读命令地址t0t1t2t3t4t5【例6.2】

①设备请求使用总线BRi↑；②CPU同意后，以BGi↑回答；③设备接收到BGi，使BRi↓，并回答SACK↑；④CPU接到SACK后，BGi↓作为回答；⑤在BBSY为“0”时上升BBSY—设备获得总线使用权；⑥用完总线后，下降BBSY和SACK，释放总线。⑥图6.9某CPU总线仲裁时序图总线请求BRi⑦④②③①总线同意BGi设备回答SACK总线忙BBSY⑤③

某CPU总线采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。请分析右图所示的总线仲裁时序图。

解：6.3.3总线数据传送模式

1、读、写操作读操作——由从方到主方的数据传送操作；写操作——由主方到从方的数据传送操作。2、块传送操作CPU与内存储器之间数据块传送采用一次多倍字长的猝发式传送。

3、写后读、读修改写操作广播——允许一个主方对多个从方进行写操作。广集——将选定的多个从方数据在总线上完成“与”(AND)或“或”(OR)操作，可用于检测多个中断源。

只给出地址一次，或进行先写后读操作(用于校验)或进行先读后写操作(用于对共享存储资源的保护)。4、广播、广集操作6.4微机常用的总线标准

6.4.1

ISA、EISA总线6.4.2

VESA局部总线6.4.3

PCI总线6.4.1ISA、EISA总线

①共98根信号线（PC/XT总线62根增加36根）可进行8或16位数据传送。②24位地址线，可寻址224＝16MB。③支持64KBI/O地址空间，15级硬中断和7级DMA通道。④最高时钟频率为8MHz，即带宽为16MB/S⑤支持8种总线事务类型：存储器读/写，I/O读/写，中断响应/DMA响应，存储器刷新，总线仲裁。

1、ISA总线的特点：

2、EISA总线的特点

①与ISA兼容，共198根信号线；②32位地址线，可寻址232＝4GB；③数据线宽度32位，可进行8、16或32位数据传输；④最高时钟频率8.3MHz，即带宽为（32/8）×8.3＝33.2（MB/s)；⑤支持多总线主控和猝发式传输，可充分发挥32位微机的功能。6.4.2VESA局部总线

①能按CPU速度高速访问主存；②支持CPU与视频系统或硬盘之间以32位操作；③带宽128MB/s（32MHz）到132MB/s（33MHz）；④支持CPU直接与高速外设控制器挂接。

特点：缺点：①只能在486CPU环境中工作；②VESA是局部总线，需和其他总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。

6.4.3PCI总线

是一种高带宽而且与CPU无关的标准总线，又是至关重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力。PCI总线频率为33MHZ，若CPU为32位，则带宽为：33×(32÷8)＝132(MB/s)

1、多总线结构图6.10PCI总线典型配置结构（1）HOST(“宿主”)总线

是连接主存和CPU(包括多个CPU)的系统总线。（2）PCI(PeripheralComponentInterconnect)总线（3）LAGACY总线

①三种桥

HOST桥、PCI/LAGACY桥和PCI/PCI桥②桥的功能

连接两条总线，使彼此间相互通信。可以是ISA，EISA，MCA等性能较低的传统总线，支持中、低速I/O设备。（4）PCI总线体系结构中的桥及其功能图6.10PCI总线典型配置结构图6.10PCI总线典型配置结构框图处理器/cache处理器/cache主存控制器主存

HOST/PCI桥HOST总线PCI总线

PCI/PCI桥LANSCSIPCI设备PCI设备

PCI/LAGACY桥中低速I/O设备LAGACY总线(ISA,EISA,…)返回①系统信号

时钟CLK信号，复位RST＃信号

②地址和数据信号

AD[31~0]、C/BE[3~0]、PAR

③接口控制信号

FRAME＃（帧）、IRDY＃（主就绪）、STOP#（锁定）IDSEL#（初始化设备选择）、DEVSEL＃（设备选择）

2、PCI总线的信号

(1)必有类信号（50根信号线）④仲裁信号

REQ#（总线请求）、GNT#（总线授权）⑤错误报告信号

PERR#、SERR#

（2）可选类信号（50根信号线）①64位总线扩展信号

AD[32－63]、C/BE[7－4]、REQ64#、ACK64＃、PAR64#

②中断信号

INTA#、INTB#、INTC#、INTD＃③Cache支持信号

对PCI总线上的存储器提供Cache支持

SBO#：指出对修改行的监听命中SDONE：指出监听结束。

④JTAG/边界扫描信号TCK：测试时钟TDI：测试输入TDO：测试输出TMS：测试模式选择TRST#：测试复位用于支持IEEE194.1中定义的测试程序。

信号名类型信号功能说明

必有类信号CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。FRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/s停止信号，目标方要求主方中止当前总线业务。LOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。IDSEL#in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。表6.1PCI总线命令类型①系统信号

CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。返回inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。CLKRST#①系统信号表6.1PCI总线命令类型②地址和数据信号AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。

信号名类型信号功能说明

必有类信号FRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/s停止信号，目标方要求主方中止当前总线业务。LOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。IDSEL#in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。返回②地址和数据信号地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31~0]和C/BE[3~0]#实施偶校验。AD[31~0]C/BE[3-0]#PARt/st/st/s表6.1

PCI总线命令类型③接口控制信号

停止信号，目标方要求主方中止当前总线业务。s/t/ss/t/sFRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/sLOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。

信号名类型信号功能说明

必有类信号CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。IDSEL#in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。停止信号，目标方要求主方中止当前总线业务。s/t/ss/t/sFRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/sLOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。停止信号，目标方要求主方中止当前总线业务。s/t/ss/t/sFRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/sLOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。FRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上LOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。STOP#s/t/s停止信号，目标方要求主方中止当前总线业务。返回③接口控制信号表6.1PCI总线命令类型④仲裁信号

信号名类型信号功能说明

必有类信号CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。FRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/s停止信号，目标方要求主方中止当前总线业务。LOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。IDSEL#in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。返回REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。④仲裁信号表6.1PCI总线命令类型⑤错误报告信号

信号名类型信号功能说明

必有类信号CLKRST#inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD[31-0]C/BE[3-0]#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD[31-0]和C/BE[3-0]#实施偶校验。FRAME#s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IRDY#s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY#s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP#s/t/s停止信号，目标方要求主方中止当前总线业务。LOCK#s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL#s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。IDSEL#in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ#GNT#t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央仲裁器送往主设备作为下一总线主方。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。返回PERR#SERR#s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。⑤错误报告信号表6.1PCI总线命令类型①64位总线扩展信号

可选类信号AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。返回AD[63~32]C/BE[7~4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。①64位总线扩展信号表6.1PCI总线命令类型②中断信号

可选类信号AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。返回INTA#INTB#INTC#INTD#o/do/do/do/d中断请求信号。中断请求信号（仅用于多功能设备）中断请求信号（仅用于多功能设备）中断请求信号（仅用于多功能设备）②中断信号表6.1PCI总线命令类型③Cache支持信号

可选类信号AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。SBO#in/ou

指出对修改行的监听命中。SDONE#in/ou

指出对修改行的监听命中。SBO#in/ou

指出对修改行的监听命中。SDONE#in/ou

指出对修改行的监听命中。返回SBO#SDONEin/outin/out指出对修改行的监听命中。指出监听结束。③Cache支持信号表6.1PCI总线命令类型④

JTAG/边界扫描信号

可选类信号AD[63-32]C/BE[7-4]REQ64#ACK64#PAR64#t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。SBO#SDONEINTA#INTB#INTC#INTD#in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。TCKTDITDDTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。返回TCKTDI TDOTMSTRST#ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。④JTAG/边界扫描信号3、总线操作类型

①中断确认周期

用于对PCI总线上的中断请求进行响应（读取一个中断向量）。②特殊周期

用于主设备将其信息广播（特殊写操作）到多个目标方。③I/O读和I/O写

用于主设备和从设备之间进行数据的传送操作。在地址周期由主设备在C/BE[3~0]线上送出的命令代码指定。

表6.2PCI总线命令类型表6.2PCI总线命令类型返回C/BE＃[3210]命令类型C/BE＃[3210]命令类型0000中断确认周期1000保留0001特殊周期1001保留0010I/O读周期1010配置读周期0011I/O写周期1011配置写周期0100保留1100存储器多行读周期0101保留1101双地址周期0110存储器读周期1110存储器读行周期0111存储器写周期1111存储器写和使无效周期C/BE＃[3210]命令类型C/BE＃[3210]命令类型④存储器读、行读和多行读

读命令类型对于有cache能力的存储器对于无cache能力的存储器存储器读猝发式读取Cache行的一半或更少猝发式读取

1~

2个存储字存储器读行猝发长度的0.5~

3个Cache行猝发长度为3~

12个存储字存储器多行读猝发长度大于3个Cache行猝发长度大于12个存储字表6.3存储器读命令说明读命令类型对于有Cache能力的存储器对于无Cache能力的存储器⑤存储器写、存储器写和使无效⑥配置读、配置写

a．PCI有三个物理地址空间存储器空间、I/O空间、配置空间（256个内部寄存器）b．配置空间的功能保存系统初始化期间设置的配置参数。c.自动配置能力根据配置地址和配置数据，生成PCI总线的配置读/写周 期，完成配置数据的读出或写入操作。存储器写和使无效-写入一个完整的Cache行，且广播“无效”信息，命令其它Cache中同一行地址变为无效。⑦双地址周期

PCI的数据传送由一个地址期和若干个数据周期组成。

4、总线数据传送过程

用于指示主设备正在使用64位（双32位）地址。例：读操作总线周期时序

（1）同步性：所有事件在时钟的下降沿同步。总线设备在时钟上升沿采样AD线上的数据。12345678空闲期地址期数据期1数据期2数据期3空闲期CLKFRAME#ADC/BE#IRDY#TRDY#DEVSEL#地址命令等待等待等待数据1数据2数据3字节有效(BE)图6.11读操作总线周期时序示例（2）读操作过程

①采用同步时序协议②总线周期长度由主方确定③主方启动一个总线周期时要求目标方确认，