第4章 组合逻辑电路

第4章组合逻辑电路第4章组合逻辑电路1作业4-1c)4-44-51）4-61）4-74-94-10（参考）验证在计算机上完成。第4章组合逻辑电路2目录4.1 概述4.2 组合逻辑电路的分析4.3 组合电路的设计4.4 组合逻辑电路中的竞争和冒险4.5 组合电路的系统应用第4章组合逻辑电路34.1概述组合电路由逻辑门组成的多输入、多输出（或单输出）的逻辑电路。如：n个输入（x1~x

n）、m个输出（z

1~zm）的组合电路。第4章组合逻辑电路44.2组合电路的分析分析要求：就是根据已知逻辑电路，通过逻辑表达式、真值表等过程，分析其逻辑功能。

一般步骤：根据电路→逻辑式（化简）→真值表→判断逻辑功能

4.2.1组合电路分析的一般步骤第4章组合逻辑电路5

例：分析某四输入、两输出的逻辑电路第4章组合逻辑电路6第二步：写出真值表00其它000011111111101101101101111111F2F1ABCD第一步：根据逻辑图写出逻辑式第三步：分析功能功能：ABCD中多数为1时，F1=1；ABCD全为1时，F2

=1。表决电路:多数通过和一致通过。第4章组合逻辑电路71、加法器例1：由5个逻辑门组成的2输入、2输出逻辑电路

4.2.2常用组合电路及其分析

逻辑式第4章组合逻辑电路8真值表0010100100011011SCAB半加运算

A1

A0+B1B0

C1S1S0进位C0

A1A0和B1B0两个两位二进制数相加，其当A

0和B0相加时，因没有低位进位，只考虑本位和（S0）和进位（C0）。这种加法运算称为“半加”运算。实现半加运算的电路称为“半加器”。

第4章组合逻辑电路9

两个高位数（A1、B1）相加时，必须考虑可能来自低位的进位（C0），这种运算称为“全加”。实现全加运算的电路称为全加器。显然，一位全加器是一个3输入、2输出的组合电路。半加器的逻辑符号ΣCOSCABΣCOSiCiAiBi全加器的逻辑符号Ci-1CI第4章组合逻辑电路10例2：分析逻辑电路

这是一个由12个门组成的3输入、2输出组合逻辑电路。第4章组合逻辑电路11逻辑式真值表0010100110010111000001010011100101110111Si

CiAi

Bi

Ci-1功能：符合全加运算的规律，所以该电路为全加器。第4章组合逻辑电路12

例3：全加器的应用—组成多位全加器用4个一位全加器组成4位全加器第4章组合逻辑电路13例4：分析4位全加器应用电路4位全加器S0S1S2S3COCIB0B1B2B3A0A1A2A3

D0

D1

D2

D3

D4CBA0第4章组合逻辑电路14例4：分析4位全加器应用电路D4

D3

D2

D1

D0ABC0000000011001100100101100011111001010101000001010011100101110111输出输入

可以看出，当输入为000~111时，输出始终为相应输入值的3倍（二进制表示），所以，这是一个“×3”电路。第4章组合逻辑电路15例5：实现减法运算4位全加器S0S1S2S3COCIB0B1B2B3A0A1A2A31B0’B1’B2’B3’A0’A1’A2’A3’分析：A加B的补码（反码+1），相当于进行A减B的运算。

第4章组合逻辑电路16

如1100－0101相当于1100＋1010＋１，等于01114位全加器S0S1S2S3COCIB0B1B2B3A0A1A2A3110100011第4章组合逻辑电路17补充：全减器两个数相减时，考虑可能来自低位的借位，这种运算称为“全减”。实现全减运算的电路称为全减器。显然，一位全减器也是一个3输入、2输出的组合电路。真值表0011110110000011000001010011100101110111Di

CiAi

Bi

Ci-1第4章组合逻辑电路182、数据选择器1）功能

在控制信号作用下。从多个输入信号中选择一个信号到输出。如从4路信号（D0~D3）中选一个到输出（F），称为

4选1数据选择器。

第4章组合逻辑电路192）原理分析第4章组合逻辑电路20第一步：根据逻辑图写出逻辑式第二步：根据逻辑式写出真值表0D0D1D2D3任意0001101110000FA1

A0第三步：分析功能

为选通端、低电平有效。控制端A1A0为00、01、10、11时，分别选中D0、D1、D2、D3到输出F—4选1数据选择器。第4章组合逻辑电路213）选择器的自扩展

数据选择器的自扩展就是用多片某类选择器构成更大选择范围的选择器。如利用两个4选1数据选择器实现从8个输入信号中进行选择的要求（构成8选1数据选择器）。第4章组合逻辑电路22例：将双4选1数据选择器扩展为8选1选择器74153内部有两个独立的4选1数据选择器，利用扩展端A2控制两个选通端，在A2为0、1时各有一个选择器工作，实现8选1选择器的功能。第4章组合逻辑电路231）功能

与数据选择器的功能相反，多路分配器可以在通道选择端的作用下，将一个数据分别送到多个输出端。3、数据分配器第4章组合逻辑电路242）原理分析—4路分配器首先写出逻辑式：第4章组合逻辑电路25然后写出真值表D0=DD1=DD2=DD3=D00011011输出A1A04路分配器D0D1D2D3DA1A0功能

—当A1A0为不同组合时，输入数据（D）可以有选择地被分配到D0~D3四路输出中，实现了数据的多路分配。逻辑符号第4章组合逻辑电路261）编码的概念

用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。2）二进制编码用多位二进制数形成一组二进制代码，如果将代码赋予特定的含义，就称为二进制编码。如计算机、计数器的键盘和按键，可将数字、符号转换为相应的二进制代码，是典型的编码器。4、编码器第4章组合逻辑电路27输出0100（4）键盘或按键的编码工作第4章组合逻辑电路28输入10个高、低电平信号，输出4位二进制数。如5有效（0或1），即对5编码，输出0101（原码）或1010（反码）10线-4线普通编码器输出0101（原码）第4章组合逻辑电路293）8线－3线编码器原理

这是一个8输入、3输出的组合电路。首先根据逻辑图写出逻辑式：第4章组合逻辑电路30

然后根据逻辑表达式写出真值表：0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001F2

F1

F0

I0

I1

I2

I3

I4

I5

I6

I7输出原码输入1有效

从真值表可看出，8个输入中同一时刻只有一个1有效，编码器将该信号转换为相应的二进制代码（原码表示）当有多个同时输入有效时，则需采用优先编码器，参见组合电路的设计。第4章组合逻辑电路31设计组合电路时，由于所设计的电路功能、复杂程度不同，所需的逻辑门电路从几个、几十个到数百个甚至更多。应该根据实际要求，选择不同规模的集成电路。4.3组合电路的设计

4.3.1概述实际问题用小规模集成电路（SSI）实现SSI—各种逻辑门用中规模集成电路（MSI）实现MSI—译码器、选择器等用大规模集成电路（LSI）实现LSI—存储器、可编程器件等第4章组合逻辑电路321、设计的一般步骤

4.3.2用小规模集成电路设计组合电路第4章组合逻辑电路33例：设计三人表决电路第一步：实际问题逻辑化。输入A、B、C同意为1、不同意为0；表决结果F通过为1、否则为0。第二步：根据要求写真值表00010111000001010011100101110111FABC第4章组合逻辑电路34第三步：根据真值表写出逻辑式1、如选用与门和或门实现，化为最简与－或式：2、如完全选用与非门实现，则将最简与－或式变换为与非－与非式与非－与非式第4章组合逻辑电路35第四步：根据逻辑式画逻辑图用与门和或门实现用与非门实现第4章组合逻辑电路361、优先编码器的设计及应用功能：允许多个输入同时有效，按规定的优先级别进行编码。例：设计一个10线-4线优先编码器，输入I0~I9（低电平输入有效）、输出反码、优先级自高向低为：I9I8····I1I04.3.3常用组合电路及设计第4章组合逻辑电路37要求设计的优先编码器示意图优先顺序I0I5I9Y3Y011010011111010表示输出反码表示输入低电平有效如输入11110010115有效，输出1010（5的反码）第4章组合逻辑电路38连接关系I0I5I9Y3Y0Y3Y0I0I5I9第4章组合逻辑电路39第一步：按要求写出真值表1111011001111000100110101011110011011110×11

1

11

1

1

1

1×××××××××0××××××××0

1×××××××0

1

1××××××0

1

1

1×××××0

1

1

11××××0

1

1

1

1

1×××0

1

1

1

11

1××

0

1

1

11

11

1×0

1111

1

111输出输入第4章组合逻辑电路40第二步：写出逻辑式第4章组合逻辑电路41第二步：写出逻辑式化简后，得：第4章组合逻辑电路42例：典型优先编码器（148）及扩展应用74LS148为8线-3线优先编码器，输入低电平有效、输出反码，优先顺序为：有编码输出时为0输出反码无编码输出时为0选通端0有效优先级别第4章组合逻辑电路438线-3线优先编码器的真值表11011010101010101010111111000001010011100101110111XXXXXXXX111111110XXXXXXX10XXXXXX110XXXXX1110XXXX11110XXX111110XX1111110X111111101000000000输出输入

第4章组合逻辑电路44优先编码器的扩展：用两片148组成为16线-4线优先编码器第4章组合逻辑电路45优先编码器的扩展：

用两片148组成为16线-4线优先编码器输出为原码第4章组合逻辑电路46译码是编码的逆过程，即将代码“翻译”为特定的对象。将一组二进制代码“翻译”为一组高低电平信号。能实现译码功能的电路称为译码器。译码器也是一种多输入多输出的组合逻辑电路。2、译码器的设计及应用二－十进制译码器通用译码器显示译码器二进制译码器代码转换器译码器1）译码器的种类第4章组合逻辑电路47将n位二进制代码，译为特定含义的2n个输出信号，称为二进制译码器。常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。2）二进制译码器第4章组合逻辑电路48例：设计3线-8线译码器，输入原码、输出高电平有效。分析，该电路为3输入、8输出的组合电路。当输入为000~111时，8个输出依次为高电平。例如若ABC为110，则F7～F0为010000003线-8线译码器ABCF7F0第4章组合逻辑电路49第一步：按照要求写真值表0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111F7

F6

F5

F4

F3

F2

F1

F0ABC第二步：写逻辑式第4章组合逻辑电路50第三步：画逻辑图每个输出都是输入变量的最小项，因此又称为最小项译码器。第4章组合逻辑电路51

74LS138为

3线-8线译码器，输入原码、输出低电平有效。选通端时工作。A2A1

A0=101时，输出：二进制译码器的典型产品—74LS138选通端低电平输出有效原码输入第4章组合逻辑电路5274LS138的功能表输入端输出端选通端第4章组合逻辑电路5374LS138的扩展—组成4线-16线译码器第4章组合逻辑电路54功能：输入

4位二进制代码，输出10路高低电平信号例：74LS42输入（0000~1001）为原码、输出（F9~F0）为高电平有效。3）二－

十进制译码器4线-10线译码器A3A2A1A0F9F0第4章组合逻辑电路55功能：将4位二进制代码，译为数码显示器所需的信号。如七段数码显示器，则译为7个显示信号，通过数码管显示相应的数字。4）显示译码器第4章组合逻辑电路56显示译码器与七段数码显示器第4章组合逻辑电路57由七个发光二极管（a、b、c、d、e、f、g）组成，根据显示代码的不同，可以显示数字及部分英文字母。七段数码显示器/半导体数码管阳极阴极发光二极管导通时发光数码管的接法有两种：共阴极和共阳极。第4章组合逻辑电路58

如果七个发光二极管的阴极接在一起并接地，称为共阴极接法。显示代码（a~g）为高电平时，相应的发光二极管导通并发光。例如：a~g为1111001时，显示3

共阴极数码管第4章组合逻辑电路59

如果七个发光二极管的阳极接在一起并接电源，称为共阳极接法。显示代码（a~g）为低电平时，相应的发光二极管导通并发光。例如：a~g为01100000时，显示

E共阳极数码管第4章组合逻辑电路60按照显示的要求（数字、字母等）及数码管的结构（共阳极或共阴极），根据组合电路的设计方法进行设计。例：设计一个七段显示译码器，将0000、0001、0010······1001（8421BCD码），用共阴极接法的半导体七段显示器依次显示为0、1······9七段显示译码器的设计第4章组合逻辑电路61无关项其他012345678911111100110000100110111110010110011101101110111101110000111111011110110000000100100011010001010110011110001001abcdefgABCD显示数字输出输入第一步：按照要求及数码管的结构，写出真值表第4章组合逻辑电路62第二步：根据真值表写出逻辑式（可利用无关项化简）第三步：根据逻辑式画逻辑图（略）第4章组合逻辑电路6374LS47：输出低电平有效，用于共阳极数码管74LS48：输出高电平有效，用于共阴极数码管典型的BCD-七段显示译码器

（4线-7线译码器）BCD码输入测试输入熄灭输入/灭0输出灭0输入显示信号输出第4章组合逻辑电路6474LS48的功能表1）灯测试输入：为低电平时，数码管应显示“8”。正常使用，应接高电平。2）灭零输入：为低电平，且A3A2A1A0=0时，数码管不显示（灭）。第4章组合逻辑电路653）熄灭输入/灭零输出：双重功能的输入/输出端。输入：外加低电平时，所有发光二极管熄灭。输出：当A3A2A1A0为0时，输出为0。74LS48的功能表第4章组合逻辑电路66多位显示电路，整数部分的最高位和小数部分的最低位不显示0，如这两位为0则熄灭，同时整数部分的次高位和小数部分的次低位也不能显示0。但小数点前后两位应能显示0。例：灭0、熄灭功能的应用—多位数字显示第4章组合逻辑电路671）功能比较两个相同位数的二进制数的大小，由FA=B、FA<B、FA>B

三个输出表示比较的结果。3、数值比较器的设计与应用第4章组合逻辑电路68

A、B

均为一位二进制数，输出为

FA>B、FA=B、FA<B

，根据要求写出真值表：2）一位比较器的设计01000110001000011011FA>BFA=BFA<BAB第4章组合逻辑电路69根据真值表写出逻辑式：根据逻辑式画逻辑图01000110001000011011FA>BFA=BFA<BAB第4章组合逻辑电路703）多位数值比较器的设计如A、B是两个多位二进制数，则应从最高位开始比较依次比较，只有各位数相比全部相等时，两数才相等。例：设计4位比较器，A、B均为4位二进制数。首先写出真值表：第4章组合逻辑电路71四位比较器真值表100001100001100001100001010××××××A0>

B0A0<

B0A0=

B0××××A1>

B1A1<

B1A1=

B1A1=

B1A1=

B1××A2>

B2A2<

B2A2=

B2A2=

B2A2=

B2A2=

B2A2=

B2A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3FA>BFA=BFA<BA0B0A1B1A2B2A3B3输出输入第4章组合逻辑电路72写出逻辑式（逻辑图略）：第4章组合逻辑电路73集成化4位比较器（74LS85）及级联特点：能进行两个4位二进制数比较，为扩展使用，增加级联输入端。例：用两片74LS85进行8位数比较。第4章组合逻辑电路74组合逻辑电路除可用门电路（如与非门）实现外，也可采用中规模集成器件实现。采用中规模器件（一般指译码器、数据选择器和全加器）设计组合电路，应对逻辑函数进行变换，得到与指定器件相一致的表达式。4.3.4用中规模集成电路设计组合电路第4章组合逻辑电路75用数据选择器、译码器设计的思路实际问题数据选择器（4选1）译码器选择器为最小项之和译码器由2n个最小项组成实现第4章组合逻辑电路76（1）用数据选择器实现逻辑函数例：设计三人表决电路通过真值表，得到逻辑表达式：1、用数据选择器设计组合电路第4章组合逻辑电路77（1）用数据选择器实现逻辑函数方法一：选用8选1数据选择器（用3个控制端的选择器实现3变量的组合电路）。写出8选1数据选择器的逻辑式：第4章组合逻辑电路78两式比较，令：

A2=A、A1=B、A0=C、则，D0=D1=D2=D4=0D3=D5=D6=D7=1两式相等，实现所要求的逻辑功能。F第4章组合逻辑电路79方法二：用4选1数据选择器实现

用2个控制端的选择器实现3变量逻辑函数，需分离出多余的变量。

4选1选择器的逻辑式：将所需设计逻辑式进行变换：令：第4章组合逻辑电路80则两式相等，实现所要求的逻辑功能令：第4章组合逻辑电路81用数据选择器设计逻辑函数小结1）如果逻辑函数输入变量数与数据选择器控制端数量相同（如用8选1实现3变量函数），则输入变量与控制变量一一相接，数据输入端接高低电平。2）如果逻辑函数输入变量数多于数据选择器控制端数（如用4选1实现3变量函数），则需分离多余的变量。未被分离的输入变量与控制变量相接，被分离变量则与数据输入端相接。第4章组合逻辑电路82一般情况下，一个n变量的逻辑函数可用（2n）选1或（2n-1）选1数据选择器实现。如果部分变量出现的频率更低的话，则通过一些门电路可实现更多变量的逻辑函数。用数据选择器设计逻辑函数小结第4章组合逻辑电路83例4-15：用8选1数据选择器实现5变量逻辑函数

用3个控制端的选择器实现5个变量的逻辑函数，需分离出两个变量。一般来说，D、E出现较少，可将其分离，并经过附加的电路送到输入端。第4章组合逻辑电路84逻辑电路第4章组合逻辑电路85（2）用数据选择器构成组合电路74LS151，八选一数据选择器第4章组合逻辑电路86两输入A=a2a1a0，B=b2b1b0当A与B相等时，输出F=0当A与B不等时，输出为F=1。（2）用数据选择器构成组合电路等值比较器。第4章组合逻辑电路87对于最小项译码器来说，其输出是输入变量的所有最小项。由于所有逻辑函数都可转化成其最小项的和的形式，因此任何逻辑函数都可采用译码器实现。并且首先需要将表达式转换成最小项的和的形式。3线-8线译码器可实现任何3变量的逻辑函数。4线-16线译码器可实现任何4变量的逻辑函数。2、用译码器设计组合电路

（1）用译码器设计逻辑函数第4章组合逻辑电路88例：用译码器实现逻辑函数

F(A，B，C)=∑m(0，2，3，4，7)

F为3变量逻辑函数，因此选用74LS138（3线–8线译码器）。输入为原码、输出低电平有效。每个输出对应一个以输入为变量的最小项。其逻辑式为：第4章组合逻辑电路89

由表达式可见，各个输出（mi）用与非门连接便可实现逻辑函数F。F(A，B，C)=∑m(0，2，3，4，7)

因为138的输出为低电平有效，因此将逻辑函数转换成最小项的反变量的形式。第4章组合逻辑电路90连接电路图：输入端使能端输出端第4章组合逻辑电路91也可通过与门连接第4章组合逻辑电路92（2）用译码器实现一位全加器通过全加器真值表可得其逻辑表达式1位全加器真值表0010100110010111000001010011100101110111Si

Ci+1AiBi

Ci第4章组合逻辑电路93（2）用译码器实现一位全加器

选用一片74LS138及与非门实现

用译码器实现多输出函数，需要一片译码器和多片与非门（或门）。第4章组合逻辑电路94（3）用二进制译码器构成各种BCD译码器任何一种BCD码通过4线-16线译码器进行译码。74LS154为4线-16线译码器，输入原码、输出低电平有效。第4章组合逻辑电路95第4章组合逻辑电路963.用全加器实现组合逻辑电路例：设计一个代码转换电路，将8421BCD码转换成余3码。第4章组合逻辑电路97问题：将8421BCD码转换成5421BCD码？真值表Y3Y2Y1Y0=DCBA+0011第4章组合逻辑电路98前面章节介绍组合电路的分析和设计时，将所有的逻辑门都看成理想器件，忽略了信号通过门的传输时间，实际的逻辑门都存在传输延迟时间。4.4组合逻辑电路中的竞争和冒险4.4.1竞争和冒险产生的原因AttFFΔt理想逻辑门忽略传输时间实际存在传输时间t第4章组合逻辑电路99

理想情况下，F=AB，但考虑到A、B实际到达与门的时间不同，存在竞争，可能产生干扰脉冲，称为冒险。例：竞争和冒险的产生ABFA’第4章组合逻辑电路100FA’AB考虑传输时间，A、B到达与门的时间不同，称为竞争由于存在竞争，输出产生干扰脉冲，称为冒险ttttAA’BF忽略传输时间AA’BttttF理想输出第4章组合逻辑电路101与门和或门产生竞争、冒险的原因输入有竞争现象时，输出不一定都产生冒险。冒险分为逻辑冒险和功能冒险两种。第4章组合逻辑电路1024.4.2逻辑冒险及消除

当多个输入信号中某一个发生变化时，由于此信号在电路中经过的途径不同，使到达电路某个门的多个输入信号之间产生时间差，即存在由所有的逻辑部件的延迟时间引起的竞争，称为“逻辑竞争”，由此产生的冒险为“逻辑冒险”。第4章组合逻辑电路103例：逻辑竞争与冒险ABC由111→110时，C发生变化，由于经过门的数量不同，达到G4门的时间就不同，称为“逻辑竞争”第4章组合逻辑电路104C由1到0经G1延迟Δt经G2延迟Δt经G3再