集成电路版图设计项目化教程第2版居水荣课后参考答案

与版图相关的集成电路制造工艺部分判断题（√）1.多晶硅不仅可以作为栅材料，还可以作为局部互连材料，例如栅的互连。（╳）2.硅化钛和硅化钽常常用作金属互连工艺中的反射层和阻挡层。（╳）3.集成电路互连常常用难熔金属与多晶硅形成金属硅化物，常用的难熔金属铜、铝等。（√）4.光刻技术是集成电路制造工序中的核心工序之一，直接影响器件的性能。（╳）5.影响半导体器件或者集成电路横向尺寸的工艺过程是扩散。（╳）6.一般情况下，光源的波长越长，分辨率越高。（√）7.可以通过增大数值孔径来提高光刻的分辨率。（√）8.显影液的选择，必须要考虑到光刻胶的性质。（√）9.投影式曝光比接近式曝光、接触式曝光的分辨率更高一些。（√）10.为了有效的反射EUV光线，在掩膜制作时，需要在基体材料上覆盖多层Mo/Si薄膜。（╳）11.制作MOS管结构时，源漏虽然结构完全对称，但掺杂浓度不同。（√）12.多晶硅栅具有自对准的功能。（√）13.钝化层就是在晶圆表面覆盖一层保护层。（╳）14.CMOS电极引出处必须进行轻掺杂。（╳）15.PMOS通常做在P阱结构中。（√）16.利用重掺杂的多晶硅作为MOS管的栅，可以使得MOS电路特性得到改善，阈值电压下降。（√）17.采用双阱工艺，可以实现PMOS和NMOS的独立控制。（√）18.通常只有某一波长范围的光线才能使光刻胶发生化学反应。（√）19.制作场氧区的时候，氮化硅的作用是作为LOCOS氧化时的掩蔽层。（╳）20.制备多晶硅之前先做一层薄氧，这层薄氧是栅氧。（╳）21.一般制备MOS管时，需要将栅氧做的比较厚，甚至达到几千Å。（╳）22.LOCOS工艺主要用于制作MOS管的栅氧结构。（╳）23.CMOS制作时，源、漏、栅等结构都做在场氧化区。（╳）24.制作MOS管时，一般先进行源的注入，再进行漏的注入。（√）25.掩模版一般是在石英玻璃涂抹上一定形状的铬等材料，形成明暗相间的图形。（√）26.氮化硅作为绝缘介质，可以得到比二氧化硅更高的击穿电压。（√）27.如果掩模版上绝大多数部分是不透光的区域，只有很少一部分透光，这种掩模版称为亮场掩模版。（╳）28.当掩模版上的图形转移到下方薄膜材料上时，必须要考虑到光刻胶的性质（正胶还是负胶）。（√）29.多晶硅作为栅具有自对准的功能，但由于它的电阻率比较高，因此通常需要进行掺杂或者与难熔金属形成硅化金属。（√）30.MOS管的制作一般经过阱区制作、有源区光刻、栅氧淀积、栅的淀积和光刻、源漏注入、接触孔光刻、金属淀积及反刻、钝化等工艺。（√）31.CMOS是由PMOS和NMOS构成，制作时可以时P阱结构，还可以是N阱结构，更可以是双阱结构。（√）32.形成接触孔之前，需要先淀积一层PSG或BPSG材料，然后再该层材料上刻蚀出窗口作为接触孔。（√）33.制备掩模版，基板一般采用高纯石英玻璃。（╳）34.光刻时，必须将硅片与掩模版进行对准，不同的掩模版之间也要对准，可以采用仔细观察的方法。（╳）35.多晶硅栅的制备一般采用热氧化方法或者CVD。（√）36.多晶硅不仅可以作为栅，还可以作为制备单晶硅的材料，也可以用作集成电路中的电阻。（√）37.利用三氯氢硅的氢还原法和硅烷热分解法都可以制备多晶硅。（╳）38.当前铝栅已经完全被多晶硅栅所取代。（√）39.STI技术相比LOCOS工艺，占地面积更小，而且不会产生鸟嘴效应。（╳）40.CMOS电路是通过有源区进行隔离的，属于绝缘介质隔离。选择题（单选）1.集成电路制造中最重要的工艺是D，该工艺成本在整个晶圆加工过程中几乎占到1/3。A.氧化B.刻蚀C.扩散D.光刻2.极紫外光的光源波长是C。A.193nmB.228nmC.13nmD.135nm3.在曝光之前需要将掩膜版上的对准记号与硅片上的对准几号对准，该工序称为A。A.对准B.套刻C.光刻D.刻蚀4.利用光学镜头和晶圆之间的介质，由水代替空气的光刻技术称为A。A.浸润式光刻技术B.离轴照明技术C.移相掩膜技术D.接触式光刻技术5.如果制作栅氧结构，一般采用的方法是：D。A.湿氧氧化B.氢氧合成C.CVDD.干氧氧化6.通常，光刻的分辨率与波长之间的关系是A。A.波长越短，分辨率越高B.波长越短，分辨率越低C.波长与分辨率关系不大D.波长与分辨率之间的关系不确定7.氧化层中掺杂了硼杂质，一般称为：C。A.PSGB.BPSGC.BSGD.FSG8.MOS晶体管的源区、漏区及源、漏之间的沟道区域通常称为A。A.有源区B.场区C.衬底区D.阱区9.显影后，被曝光区域的光刻胶被去除，该种光刻胶称为B。A.负胶B.正胶C.光刻抗蚀剂D.光阻10.我们利用LOCOS技术制作MOS中的A。A.场氧区B.源、漏C.栅D.有源区11.未进行掺杂的二氧化硅薄膜，通常简写为：B。A.PSGB.USGC.BSGD.FSG12.两层金属之间的连接孔，通常称为：C。A.引线孔B.接触孔C.通孔D.插塞13.源漏注入之后，必须进行C工艺，修复晶格损伤，激活杂质。A.氧化B.快速热处理C.退火D.扩散14.光刻时，将掩模版直接放在晶圆表面，与表面的光刻胶接触，该种光刻方式称为：A。A.接触式B.接近式C.投影式D.步进式15.将图形复印和刻蚀技术相结合的精密表面加工技术，称为C。A.氧化B.刻蚀C.光刻D.扩散16.在制作MOS管时，采用LOCOS工艺容易出现B。A.沟道效应B.鸟嘴效应C.寄生效用D.闩锁效应17.以下工艺中，方块电阻是一个重要的参数，一般用于衡量B工艺中杂质情况。A.氧化B.扩散C.光刻D.刻蚀18.为了实现全局平坦化，在集成电路中，经常采用B工艺。A.反刻B.CMPC.SOGD.高温回流19.金属间介质的淀积，常常采用哪种方法？B。A.LPCVDB.PECVDC.热氧化D.热分解20.CMOS工艺中，将PMOS和NMOS的栅进行局部互连的材料是A。A.多晶硅B.金属铝C.金属铜D.铝硅铜合金三、选择题（多选）1.集成电路的制造工艺，需要采用隔离技术，常见的隔离方法有CD。A.外延隔离B.埋层隔离C.PN结隔离D.介质隔离2.二氧化硅的作用有哪些？ABCD。A.选择性扩散的掩蔽层B.器件的保护和钝化层C.隔离和绝缘介质D.MOS管的绝缘栅材料3.集成电路互连常常用难熔金属与多晶硅形成金属硅化物，常用的难熔金属有哪些?AB。A.钛B.钽C.金D.铝4.光刻技术的三大要素是BCD。A.显影液B.光刻胶C.掩模版D.曝光机5.CMOS制作时，常常用作钝化层的材料是：AB。A.氮化硅B.二氧化硅C.多晶硅D.单晶硅6.以下方法中，哪些可以提高光刻的分辨率ABCD。A.利用透镜减少衍射B.移相掩膜技术C.临近效应修正技术D.离轴照明技术7.光刻的工艺要求是ABCD。A.图形完整，尺寸准确B.套准对准，套准精度高C.表面干净D.具有一定的工艺宽容度8.光刻胶的主要性能指标包括ABCD。A.抗蚀性B.灵敏度C.分辨率D.粘附性9.外延双阱工艺的优点包括ABCD。A.实现N阱和P阱独立控制B.更平坦的表面C.做在阱区内的器件可以减少受到α粒子辐射的影响D.抑制闩锁效应10.LOCOS技术的优点ABC。A.实现隔离B.实现平坦化界面C.工艺简单、便宜D.产生鸟嘴效应填空题1.解决铝互连中肖特基接触的方法是在电极引出部分进行重掺杂。2.目前常用的栅材料是多晶硅。3.在集成电路中，将掩膜版上的图形转移到光刻胶上的图形化工艺是光刻或光刻技术。4.将曝光后的硅片放入某种化学溶液后，部分光刻胶去除，该工序称为显影。5.利用激光产生等离子体源产生13nm的紫外波长进行光刻的技术为EUV或极紫外线光刻。6.通过在光掩模的某些透明图形上增加或者减少一个透明的介质层，光波透过这个介质层之后产生180°的相位差，以此来提高光刻的分辨率的技术称为移相掩膜技术。7.光刻时需要多片掩膜版，每一掩膜版的图形都需要进行套刻对准或套准。8.LOCOS的含义是硅的局部氧化或局部氧化硅。9.STI的含义是浅沟槽隔离或浅槽隔离。10.LDD的含义是轻掺杂漏技术或漏轻掺杂技术。11.SOI的含义是绝缘衬底硅。12.常常用于绝缘介质隔离的物质是二氧化硅或SiO2。13.集成电路制作时，既采用双极工艺，又采用CMOS工艺的技术称为双极-CMOS技术或Bi-CMOS技术。14.在高阻衬底上形成具有较高浓度的P阱和N阱，NMOS和PMOS分别做在这两个阱区中的工艺称为双阱工艺。15.如果掩模版上绝大多数部分是不透光的区域，只有很少一部分透光，这种掩模版称为暗场掩模版或暗版。16.常规光学光刻采用的光源一般是：紫外光或者UV。17.当氮化硅直接淀积在硅衬底上时，由于两者的晶格系数相差比较大，界面会产生很大的应力，因此常常在两者之间加一缓冲层，一般缓冲层采用二氧化硅或SiO2。18.光刻胶根据溶解性的变化，可以分为正胶和负胶。19.高压汞灯和准分子激光常用于产生光刻工艺所需要的紫外光。20.通过将PMOS的栅和NMOS的栅连接到一起作为输入，漏连接到一起作为栅，PMOS的源连接电源，NMOS的源接地，形成的器件结构称为CMOS，具有反相或倒相功能。半导体器件物理部分一、判断题（×）1.集成电路制造用的半导体晶体硅材料，其晶体结构属于面心立方结构。（×）2.常见的半导体材料，若受到光照的作用，其导电能力一般会下降。（√）3.半导体Si材料一般对温度敏感，当温度上升时其电导率会上升。（√）4.在半导体材料中，受能量的作用，本征激发时电子与空穴是成对产生的。（×）5.N型Si半导体晶体材料，其费米能级EF位于禁带中心线Ei以下。（×）6.P型Si半导体材料，若材料的掺杂浓度越低，则费米能级EF越靠近阶带顶。（√）7.半导体晶体材料中的缺陷——位错是一种线缺陷。（√）8.制造双极型集成电路常用的晶向是<111>晶向。（×）9.制造MOS集成电路常用的晶向是<110>晶向。（×）10.对Si晶体材料而言，掺入三价元素硼会形成N型半导体，主要依靠电子导电。（√）11.对Si晶体材料而言，掺入五价元素磷会形成N型半导体，主要依靠电子导电。（√）12.半导体晶体Si材料的禁带宽度Eg为1.12eV。（×）13.半导体晶体GaAs材料的禁带宽度Eg约为3.4eV。（√）14.PN结最基本最重要的特性是单向导电性。（√）15.PN结最重要的寄生效应是寄生电容效应。（√）16.若形成PN结的原始衬底材料的掺杂浓度越低，则该PN结反偏时所对应的空间电荷区宽度就越宽。（×）17.PN结一旦发生击穿，就意味着该PN结就彻底损坏了。（√）18.PN结击穿主要包括雪崩击穿、齐纳击穿。（√）19.当通过PN结的信号频率过高时，有可能使PN结丧失单向导电性。（√）20.从分类上讲，PN结电容包括势垒电容和扩散电容。（√）21.MOS结构指的是金属氧化物半导体结构的简称。（×）22.理想MOS结构通常只需满足以下两个条件之一：不存在金半功函数差、栅介质中不存在电荷、Si-SiO2界面不存在界面态。（×）23.无论是施加正偏压还是反偏压，MOS电容都是一种线性电容。（√）24.若是P型Si衬底的MOS结构，当其栅极施加正偏压时，半导体表面附近的能带会向下弯曲。（√）25.若是N型Si衬底的MOS结构，当其栅极施加正偏压时，半导体表面附近会形成一层电子积累层。（×）26.NPN型晶体管的发射区和集电区都是N型半导体，所以可以互换使用。（×）27.双极型晶体管的工作电流越大，那么该晶体管的电流放大能力也就越强。（√）28.一般而言，NPN型晶体管的集电区掺杂浓度越低，则该晶体管的BVCBO就越高。（√）29.MOS晶体管的阈值电压VT是指沟道区半导体表面恰好达到强反型时所施加的栅源电压。（√）30.MOS晶体管的跨导gm可以用来表征栅电压对其沟道电流的控制能力，若跨导越大，则表示这种控制能力也越强。二、选择题（D）1.关于半导体的晶体结构，以下说法中正确的是ASi是闪锌矿结构B单晶硅中原子排列整齐，各部分的物理性质和化学性质都相同C多晶硅中的Si原子排列短程有序，所以在集成电路制造中不使用D晶胞是晶体结构中最小的周期性重复单元（A）2.半导体晶体的基本特性不包括哪个A气敏特性B掺杂特性C光敏特性D温度特性（D）3.不会影响半导体本征载流子浓度ni的因素是A温度B半导体的类型C禁带宽度EgD掺杂情况（B）4.P型半导体A可以由施主杂质磷原子掺杂得到B是以空穴作为多数载流子的晶体材料C在热平衡状态下的空穴浓度近似等于电子浓度D不可以转变为N型半导体（B）5.已知Si中掺有硼杂质，且掺杂浓度为1017/cm3，则A这是N-SiB该半导体中NA=1017/cm3C该材料中电子浓度为1017/cm3D该半导体的费米能级在禁带中线的上方（C）6.以下关于能带说法正确的是A价带一定是满带B导带一定是空带C能带和能带间不能有电子填充的叫禁带D禁带宽度指的是价带到导带的距离（C）7.半导体的掺杂浓度越高A载流子的迁移率越高B费米能级越靠近导带顶C则半导体的电导率也越高D载流子的扩散速度越快（B）8.以下说法中正确的是A半导体中的缺陷密度越高，则少子寿命就越长B向半导体中掺金，会使少子寿命变短C半导体表面载流子复合几率低于体内复合几率D如果没有外部条件的作用，则半导体就不能从非平衡状态恢复到平衡状态（A）9.关于半导体中的载流子，以下说法不正确的是：A电子会在浓度梯度作用下逆着浓度差方向扩散B空穴会在电场作用下沿电场方向漂移C电子会在电场作用下逆着电场方向漂移D空穴会在浓度梯度作用下沿浓度低的方向扩散（C）10.以下关于PN结电容说法正确的是A正向偏压增大时，势垒电容CT减小B正向偏压增大时，扩散电容CD减小C反向偏压增大时，势垒电容CT减小D势垒电容CT是一种固定电容（A）11.已知有一PN+结，通过降低NA，可以A增大势垒区宽度B减小击穿电压C提高势垒电容C并没有什么影响（C）12.已知某PN结，其反向恢复时间tr为20ns，则施加在PN结上的信号频率选以下哪个比较合适A60MHzB75MHzC20MHzD100MHz（C）13.平衡PN结形成过程中，AP区电子向N区扩散B会形成从P区指向N区的自建电场C电子是在自建电场作用下向N区漂移D.P区侧存在正空间电荷（A）14.一个以N-Si为衬底的理想MOS结构A其阈值电压应该是负的B积累状态时所施加的栅电压应该是负的C其衬底费米势应该是正的D反型时，其空间电荷区中的电荷应该是负的（B）15.有一支MOS晶体管，若不考虑栅金属-半导体之间的功函数差及有效表面态电荷的影响时，其阈值电压为1V，而实测其阈值电压为-1V，则这支MOS晶体管应当A属于增强型NMOS管B属于耗尽型NMOS管C属于增强型PMOS管D这是耗尽型PMOS管（A）16.增强型NMOS管的阈值电压0，且当VGSVT时，NMOS管才会导通。A大于、大于B大于、小于C小于、大于D小于、小于（D）17.以下关于MOS管说法正确的是AMOS管是电流控制型器件BMOS管工作时电子和空穴都参与导电C温度上升会使导电因子变大D衬底偏置效应会导致阈值电压绝对值变大（A）18.关于双极型晶体管（BJT）的基区，下面说法正确的是A基区宽度越薄，载流子传输过程中的损失越小B基区浓度越低，载流子传输过程中的损失越大C缓变基区结构会降低晶体管的电流放大性能D以上说法都不正确（B）19.当双极型晶体管（BJT）的共发射极电流放大系数β下降到其低频时的时，所对应的信号频率称为AfTBfβCfαDfm（A）20.对于双极型晶体管，以下效应中不是由大电流所引起的有A基区宽变效应B基区电导调制效应C有效基区扩展效应D发射结电流集边效应三、填空题1.载流子在电场的作用下，产生的定向运动称为漂移运动。2.降低半导体材料中的少子寿命τ，可以提高PN结二极管的开关速度；若直接在半导体材料中掺金，同样可以提高PN结二极管的开关速度。3.扩散电容是指扩散区所积累的电荷随外电压变化而变化所产生的电容效应，其大小会随正向电压的增加而增大。4.载流子在半导体体内的复合方式主要分直接复合和间接复合。5.禁带是指禁止电子占据的能量区间。6.PN结空间电荷区的宽度主要向低掺杂浓度一侧扩展。7.UD是指平衡PN结的接触电势差，其大小主要受温度、材料以及掺杂浓度的影响。8.双极型晶体管处于放大状态时，其内部载流子的传输过程可表述为：发射区发射载流子，经过基区输运，集电区收集载流子。9.晶体管当工作于放大区时，发射结正偏，集电结反偏。10.MOS结构的全称为：金属氧化物半导体。11.对于以P型Si为衬底的理想MOS结构，当VG≥VT时，则半导体表面为强反型状态，此时表面空间电荷区中的电荷主要有电子和受主离子。单选题摩尔定律中每一代集成电路上晶体管密度翻倍值是多少？ 1倍 2倍 3倍 4倍 A晶圆尺寸通常用英寸表示，十二英寸晶圆是指 晶圆半径300mm 晶圆直径300mm 晶圆半径240mm 晶圆直径240mm B芯片制造步骤的产品为 掩膜 GDSII文件 圆片 电路 C集成电路版图设计属于集成电路设计的 前端 中端 后端 辅助环节 Cchiplogic系列软件中主要用于数据保存的是 chiplayeditor chipanalyzer chipmanager chipdatacenter D集成电路再分析软件其处理的主要对象是 GDSII文件 实物芯片照片 cadence中绘制的版图 芯片电路图 BLVS验证其主要功能是 验证版图是否有电气规则错误 验证版图是否符合设计规则 验证版图和电路是否一致 验证寄生效应的影响 Clinux中用于改变路径的命令是 cd pwd mkdir cp Alinux中用于复制文件的命令是 cd pwd mkdir cp Dvi编辑器中保存退出的命令是 wq! wq :wq :q! Ccadence中库管理由高到低分别是 库-单元-视图 库-视图-单元 单元-库-视图 单元-视图-库 A金属、多晶、N+掺杂层、N阱四种材料制备的电阻中方块电阻最小的是 金属 多晶 N+掺杂层 N阱 A为减少失配，版图上电阻条的宽度应该 采用适中尺寸 采用较窄尺寸 采用较宽尺寸 根据实际采用不同尺寸 CMOS做电容使用时比较适合的工作状态是 反型 积累 耗尽 以上都不是 B二极管版图外围环状开缺口的原因是 图形对称 方便走线 方便绘制 增大电流 B三极管结构中埋层的作用是 增大放大倍率 避免整流效应 减小体电阻 使图形对称 C之所以同工艺中相同类型MOS管版图图形还有很大差异主要是因为 衬底类型不同 设计规则要求不同 工作电压不同 器件的参数不同 D二多选题集成电路设计阶段通常分为两大步骤，它们是 流程设计 电路设计 PCB设计 版图设计 B|D集成电路设计有哪些挑战？ 要求所设计项目具有较高准确性 要求所设计项目具有较高时效性 要求所设计项目具有可测试性 要求所设计项目与制造商之间借口良好 A|B|C|D集成电路版图设计所需要掌握的知识中最重要的有哪些？ 电路原理及其分析 集成电路制造工艺相关知识 半导体器件原理相关知识 相关设计及仿真软件 B|C集成电路版图物理验证必须要做的步骤主要有哪些？ DRC ERC LVS SVS A|C同种工艺下，不同MOS管版图形状区别也很大，其主要的原因是因为 MOS管宽度参数不同 MOS管长度参数不同 MOS管衬底不同 MOS管栅极电压不同 A|B集成电路版图正向设计主要用到的工具软件有 chiplogic系列软件 cadencevirtuoso工具 spectre仿真工具 calibre验证工具 B|C|D下列运行在unix平台下的设计工具软件有 chiplogic tenner cadencevirtuoso 华大九天empyrean C|Dcadencevirtuoso的主要功能有 电路原理图绘制 电路仿真 版图绘制及验证 寄生参数提取 A|B|C|D能够运行在个人电脑上的操作系统有 windows unix linux dos A|C|D能够运行集成电路设计软件cadence的操作系统有 windows unix linux dos B|C建库的三要素分别是 填写库名称 选定库路径 选择工艺文件使用方法 选择参照库 A|B|C用作集成电路中电容极板间介质的主要材料有 SiC SiO2 SiN ONO B|C|D集成电路中的电容主要有 MOS电容 双多晶电容 金属-多晶电容 双金属电容 A|B|C|DMOS管版图一般匹配原则有 彼此靠近 方向一致 环境相同 加大尺寸 A|B|C填空题集成电路版图是一组[A]的图形，各层版图对应[B]。 相互套合|不同工艺步骤版图设计者要熟悉[A]条件和器件物理，并且要对[B]的工作原理有一定了解。 工艺|电路全定制设计和半定制设计相比，[A]设计的自动化程度更高。 半定制设计DRC中文含义是[A]。 设计规则验证EDA的含义是：[A]。 电子设计自动化linux系统中用于输入命令的窗口叫[A]。 terminal虚拟机中linux系统连接本地windows磁盘的路径是[A]。/mnt/hgfs/Dlinux中命令输完以[A]结尾。 空格cadence的启动命令是[A]。 icfbcadence主界面的英文缩写是[A]。 CIWCIW中的warning字体以[A]色表示，存在warning设计操作仍可进行。 黄CIW中若出现[A]则必须要做出相应处理后操作方可进行。 error版图上判断MOS管的图形特征是[A]。 多晶和有源区交叠加大MOS管尺寸的效果是可以提高[A]。 提高版图精度二、真假题数字集成电路由CMOS器件构成，模拟集成电路由双极型器件构成。 否数模混合集成电路产品以Bi-CMOS产品居多 是设计相同电路的版图，全定制设计通常比半定制设计占用更多面积。 否标准单元版图其主要是用于大规模数字集成电路版图的自动布局布线。 是CadenceSE主要用于集成电路版图自动布局布线 是版图设计所用的图形工作站的硬件架构和普通电脑基本一样。 否通常公司工作站服务器用于存放cadence软件，PC服务器用于存放chiplogic软件。 是xmanager软件是用于PC访问unix服务器操作的。 是关闭linux系统可以直接点击右上方的叉来关闭。 否虚拟机中的文件若转存到本地windows下需要转换格式。 否linux系统中terminal中所输入的命令都是小写。 是vi编辑器进去编辑模式可以用insert进行插入编辑 是当cadence启动完成后，terminal不再使用，可以直接关闭。 否cadence的主界面不仅用来选取操作菜单，也是主要信息显示界面。 是名为schematic的视图代表的是该单元的版图 否添加已有库的界面需要先进入librarypatheditor后才能进入。 是删除库中单元需要先进入librarypatheditor后才能进行删除操作。 否方块电阻越大的材料制备的电阻阻值越大。 否所有多晶电阻不管图形如何变化，其方块电阻阻值都不变。 否若用于信号耦合双多晶电容比MOS电容更为合适。 是二极管版图通常做成环状的原因是为了使电流流向比较均匀 是通常三极管版图图形比二极管版图图形要多一环 是P型增强型MOS管当栅极加上正向偏压后沟道出现，MOS管导通。 否版图中MOS管沟道长度等于多晶的宽度。 否版图中串联MOS管的连接可以采用直接合并有源区来进行连接。 是版图中并联MOS管的连接通常采用叉指方式进行连接。 是简答题版图设计中电阻的图形为何常用S型或蛇形？ 答：通过图形形状来增加电阻值简述集成电路再分析的一般流程 答：1、芯片解剖拍照；2、版图网表提取；3、输入cadence中为何在建库时候不选用第四种方法（donotneedprocessfile）建库？ 答：因为如果选用第四种方法建库后续将无法绘制版图。单选题反相器电路中，NMOS管和PMOS管的栅极连接在一起，作为反相器的哪个端口 电源Vdd 接地端GND 输入端 输出端 C在组合电路中，NMOS管串联实现的是什么逻辑 非逻辑 与逻辑 或逻辑 异或逻辑 B创建电路图文件时，其视图类型应选择以下哪种类型 Schematic Layout symbol A在建立版图文件时，视图类型是什么 Schematic Layout symbol B版图进行设计规则验证（DRC）的目的是什么 检查是否有短路、断路及悬空节点 检查是否违反设计规则 检查版图和电路图是否一致 B进行LVS时，与电路文件进行比较是是哪种视图文件 电路文件 版图文件 符号图文件 提取文件 DDRC验证结果显示“Metal1toMetal1spacing<0.5”，是违反了哪类设计规则 最小宽度 最小间距 最小间隙 最小交叠 B版图网表中显示“t4gnd!Inputoutput”信息，其中t代表什么含义 端口名 端口 端口类型 连线名 B版图网表中显示“t7Ainput”信息，说明端口A是什么类型的端口 输入端口 输出端口 双向端口 A用四端器件绘制电路图时，NMOS管和PMOS管的衬底连接正确的是 接到源端 接到漏端 NMOS管衬底接地，PMOS管衬底接电源 NMOS管衬底接电源，PMOS管衬底接地 C三端器件的衬底默认与哪里连接 电源Vdd 接地端GND 源极 漏极 C若不进行化简，则逻辑式F=~（ABC）+~(ABD)需要用几个CMOS门才能实现 1 2 3 4 D设计图层时对图层的命名原则是什么 根据个人喜好 与验证工具中的名称相同 以常用图层名称命名 B二真假题在绘制版图时，版图的面积越小越好，所以要将NMOS管和PMOS管可以无限靠近 否建立版图文件的命令和新建电路图文件相同，都是File-New-Cellview 是版图中MOS管的沟道长由多晶硅栅的宽度确定 是建立设计单元库的目的是为了避免重复绘制那些反复在电路中用到的版图单元 是LVS结果保存在si.out文件中，文件分别把版图和电路图的元器件、端口和连线的数目显示出来，并显示匹配情况。 是用DIVA进行与非门LVS验证时，是用与非门的电路图直接和版图进行比较。 否添加Pin端口时需要在LSW中选择相应的图层，否则无法正确添加端口 是或非门版图中NMOS管并联，PMOS管串联 是CMOS电路可以直接得到与门逻辑 否绘制复合逻辑门电路时，通过逻辑式化简可能用一级电路就可以实现该逻辑 是NMOS管的衬底电位不可以直接加在圆片的P型衬底上，而是要绘制一个P型有源区，将引线孔放在P型有源区上 是PMOS管的衬底电位可以直接加在器件所在的N型阱区上。 否图层的颜色决定了图层的性质和作用 否版图布局布线时，可以考虑用有源区、多晶等材料完成布线 是Dracula的DRC验证是对版图gds文件进行验证，因此在进行Dracula验证之前先生成版图的GDS文件 是LVS验证完成后，需在版图设计窗口选择Launch-DraculaInteractive命令后，在新增的LVS菜单中选择Setup命令，并输入完整的LVS验证路径才能查看LVS验证的错误信息 是简答题DRC验证结果显示“Metal1toMetal1spacing<0.5”是什么错误，如何修改？ 是两条1铝线的间距过小，小于最小宽度限制的0.5um。调整版图中1铝线的间距，使其大于等于0.5um如何用晶体管的连接方式实现复合逻辑门中的与、或、非的逻辑？ 通常先完成NMOS管的电路结构，再按照对偶原则绘制PMOS电路。1.NMOS管串联实现“与”逻辑2.NMOS管并联实现“或”逻辑PMOS管连接方式相反3.输出端实现“非”逻辑请简述在绘制与或非门aoi21版图时需要考虑哪些因素: 1.各晶体管尺寸需与电路图中器件尺寸一致2.晶体管连接关系需与电路图一致3.端口类型和端口名称与电路图一致4.合理布局布线单选题展现电路的逻辑电路连接的是哪种视图模式 layout schematic symbol 都不是 B关于电路的层次，自下向上顺序正确的是 晶体管级别-门级-门级以上 门级-门级以上-晶体管级别 晶体管级别-门级以上-门级 门级-晶体管级别-门级以上 ADescendRead命令的含义是 编辑下级视图 只读下级视图 在当前状态下编辑 显示当前电路级别 B如果想在电路图模式下编辑符号，可以选择以下哪个命令 DescendEdit DescentRead EditinPlace ShowScope C版图绘制应该在哪个视图中进行 layout schematic symbol 都不是 A版图绘制时一般用哪个图层来实现器件连接 N-well n-select p-select metal D为了后续连接方便，信号端一般用什么图层引出 active poly metal1 metal2 D电源线和地线一般用什么图层来画 active poly metal1 metal2 CClibre工具是由哪家公司出口的 Synopsys Cadence Metor 芯愿景 CAPR是什么意思 版图验证 LVS验证 自动布局布线 可测性设计 C基本的布线原理有几种 1 2 3 4 BPitch是指 网格间距 标准单元宽度 网格数量 标准单元高度 A为了节省空间，常采用共用（）原则 有源区 金属 栅 N阱 D二、真假题电路符号可以告诉我们电路功能和特性，不能说明内部结构 是D触发器是双稳态电路，可以存储1位二进制数 是CMOS传输门是由一个NMOS管构成的 否功能仿真必须要在电路图模式下进行 否DRC是验证版图与电路图是否匹配 否修改LVS错误时，一般先修改port错误，再修改instance错误 是同一种工艺中，标准单元的高度应该都相同 是标准单元的宽度应该是网格间距的整数倍 否标准单元中端口的引出只可以用通孔引出 否若要统一网格尺寸，一般采用芯片上尺寸要求最小的那个工艺层上的尺寸 否标准单元的高度应该由一铝的Pitch来决定 是标准单元内部常用金属2来做互连 否每个标准单元内都必须设置衬底接触孔 是简答题Clibre工具可以实现哪些功能？答：可实现DRC、LVS、网表提取、寄生参数提取等。常见的DRC错误有哪些，列举3个答：线宽错误、间距错误、包围错误、交叠错误、图层错误等单选题薄栅管ESD保护结构的ESD保护能力通常为多少？ <1000 1000-2000 2000-3000 >3000 C最小驱动反相器的宽长比为：P管2.4/1、N管1.8/1,那么其3倍驱动能力的反向器的宽长比为 P管7.2/1、N管1.8/1 P管2.4/1、N管5.4/1 P管7.2/1、N管5.4/1 P管7.2/3、N管5.4/3 C反相器的版图一般用到几个pitch? 1 2 3 4 A一个四输入的或非门，一般采用几个pitch 3 4 5 6 C"根据计数脉冲的输入方式不同可把计数器分为同步计数器和异步计数器二进制、十进制和任意进制计数器加法计数可逆计数器 A二、真假题晶闸管整流器ESD保护结构中，PNPN结构内有NPN和PNP之间的负反馈，提供了良好ESD泄流通路，具有明显的ESD保护性能 否场管做ESD保护的最大优点是可以节省芯片面积 是场管的ESD能力跟其漏端面积有主要的关系，漏端面积越大其ESD能力越小 否全芯片ESD保护结构和其他几种保护相比，ESD保护能力较弱，但是面积较小。 否单元宽度超过整数个pitch单元（比如N个）一点，但又不到N+1个，那么还是要调用N+1个pitch单元 是反相器单元的P管的宽长比一般为N管的两倍。 是与非门中，P管是并联连接的，N管是串联连接的 是为了布局布线更加方便，通常我们将与非门的各端口放在一直线上 否或非门中，P管是并联连接的，N管是串联连接的 否在设计与或非门标准单元时，输出走线可能需要作一些改动 是在设计与或非门标准单元时，为满足DRC要求，通孔与多晶孔的摆放可能需要进行修改 是或与非门通常和与或非门具有相同的pitch个数 是或与非的逻辑和与或非门类似，因此版图设计时通常可以参考 是锁存器是一种对脉冲边沿敏感的存储单元电路，它们可以在特定输入脉冲边沿作用下改变状态。 否对于触发器等比较大的数字单元，为了节省面积，版图设计可以将同类型的串联或并联的MOS管进行源/漏共享接法 是触发器器是一种对脉冲边沿敏感的存储单元电路，它们可以在特定输入脉冲边沿作用下改变状态。 是DRC的作用是与原理图进行对比，以检查在版图中实际形成的电路的与原理图中的电路是否一致。 否分频器版图设计时，所有触发器最好就近布局 是移位寄存器版图设计时，所有触发器最好就近布局 是移位寄存器中的触发器大小对整个移位寄存器的版图没有什么影响 否三八译码器版图设计时通常进行单元的布局，然后根据线路连接关系进行连线 是三八译码器版图设计时，所有单元最好就近布局 是八三优先编码器版图设计时通常进行单元的布局，然后根据线路连接关系进行连线 是八三优先编码器版图设计时，所有单元无需就近布局 否简答题简述集成电路中输入/输出单元（I/O）单元的作用。 答："输入单元主要承担对内部电路的保护|输出单元担负着对外的驱动，因此需要提供一定的驱动能力，防止内部逻辑过负荷而损坏|输出单元还承担着内外的隔离并且需要具备一定的逻辑功|输出单元中的ESD保护功能也是必不可少的简述对于一个存在多个地的电路系统应该怎么来做ESD防护呢？ 答：对于存在ground1和ground2的多地系统,应该在ground1和ground2之间加入两个二极管结构，二级管首尾环形相连接，并相连接在两个地之间简述对于一个存在多个电源的电路系统应该怎么来做ESD防护呢？ 答：对于有两个电源系统VDD1和VDD2，应该在VDD1和VDD2之间加入一个nmos管，其栅极是接地的，nmos管的源和漏版图中都必须为ESD结构，并且在两个电源直接还需加入几个二极管简述在版图中pitch的作用 答：建立一个pitch单元之后，之后每一个标准单元在建立其版图的时候都以左图这个pitch单元作为衡量标准，即确保该单元的宽度都是左边pitch单元宽度的整数倍，方便布局布线简述数据选择器单元的功能 答：数据选择器是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，实现数据选择功能的逻辑电路简述数据选择器的工作原理 答：Y=`SB+SA，S是数据选择控制端，S为0时选择A，为1时选S择B简述SRAM后面加上灵敏度放大器的作用 答：SRAM后面加上灵敏度放大器，以从存储单元读出小信号，转换成逻辑电平0和1，实现数据的有效读出；是提高存储器访问速度的关键；同时可以减小位线上的电压摆幅，可以显著减小功耗简述低电压检测电路的主要作用与原理？ 答：低电压检测电路是一种常用的电路模块，用于检测电路工作电压值，当小于某一个设定值时，输出一个信号，控制电路中的部分逻辑，用于显示、复位等操作。|低电压检测电路的核心模块是一个比较器电压基准源通常具有较高的温度和稳定度主要体现在 答：不随电源电压变化|不随温度变化|不随半导体工艺变化简述带隙基准的产生的原理答：将与绝对温度成正比例变化的电压VT和与绝对温度成反比例变化的PN结电压VBE进行线性组合从而产生带隙电压基准源。简述LDO线性稳压器的作用 答：LDO使用在其线性区域内运行的晶体管或场效应管（FET），从应用的输入电压中减去超额的电压，产生经过调节的输出电压，保证输出电压的稳定。D508项目是一个典型的纯数字电路？否D508项目的版图设计中只需要用到布局布线工具否为满足电路设计的要求，一个电路中的单元电路通常有几种类型的宽长比，比如D508项目中的二输入端与非门的P管、N管有1/0.5、2/0.5、3/0.8等几种不同的宽长比类型，但这几种类型的宽长比中肯定有一种是在电路中相对采用比较多的一种，假设1/0.5这种宽长比在D508项目中最多，那么1/0.5这种宽长比就被称为D508项目中最常见的宽长比，请问是否正确？是在逻辑图编辑工具中，为了实现逻辑图之间的嵌套，通常采用的步骤是：首先建立最底层单元或模块的逻辑图和符号图；然后在建立上一层逻辑图的过程中采用Instance命令调用刚建好的最底层单元或模块的符号；采用同样方法建立更高层次的逻辑，就可以实现逻辑图之间的嵌套，请问是否正确？是在模拟逻辑图输入过程中，通常选用Cadence自带的analogLib中的管子是工艺文件通常被用在新建工艺库时，在NewTechnologyLibrary窗口中的LoadASCIITechnologyFile选项里选择填写是如果需要修改工艺线提供的版图层次，需要经历一下步骤：点击icfb主界面中的TechnologyFileManager；在出现的窗口中点击EditLayers；然后点击Add选项，填写所需添加层次的相关信息；最后后点击OK和save；请问是否正确？是版图输入的设置不可以保存为文件以便调用否为了确保版图单元的性能，通常在版图设计时在阱内加阱接触；而在衬底上加衬底接触是在版图输入时如果需要画多个孔，只要在调用界面中的Rows（行）或者Columns（列）中填写需要调用的个数，另外在DeltaY和DeltaX中填入Y方向、X方向这些PCO的间隔距离，就可以出现孔的阵列，这种调用方式称为阵列调用，请问是否正确？是在层次化版图输入时有两种下层单元的编辑方法，分别是DecendEdit和EditInPlace是在调用PDK中的MOS