知识资料第二十一章触发器(一)(新版)

朽木易折，金石可镂。千里之行，始于足下。第页/共页第21章触发器大纲要求：了解RS、D、JK、T触发器的逻辑功能、电路结构及工作原理了解RS、D、JK、T触发器的触发方式、状态转换图（时序图）了解各种触发器逻辑功能的转换了解CMOS触发器结构和工作原理21.1基本RS触发器（1）电路结构。由两个与非门的输入输出端交错耦合。它与组合电路的根本区别在于，电路中有反馈线。图与非门组成的基本RS触发器（a）逻辑图（b）逻辑符号它有二个输入端R、S，有两个输出端Q、。普通情况下，Q、是互补的。定义：当Q＝1，＝0时，称为触发器的1状态；当Q＝0，＝1时，称为触发器的0状态。（2）逻辑功能表。RSQnQn+1功能说明000001××不稳定状态01010100置0（复位）10100111置1（置位）11110101保持原状态可见，触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器本来的状态Qn（也称现态或初态）有关。触发器的特点：①有两个互补的输出端，有两个稳态。②有复位（Q=0）、置位（Q=1）、保持原状态三种功能。③R为复位输入端，S为置位输入端，该电路为低电平有效。④因为反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时光。即“一触即发”。（3）波形分析。综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态三种功能，R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。21.2同步RS触发器在实际应用中，触发器的工作状态不仅要由R、S端的信号来决定，而且还希翼触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP，惟独在CP端上浮上时钟脉冲时，触发器的状态才干变化。具偶尔钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。1．同步RS触发器的电路结构2．逻辑功能当CP＝0时，控制门G3、G4关闭，都输出1。这时，不管R端和S端的信号如何变化，触发器的状态保持不变。当CP＝1时，G3、G4打开，R、S端的输入信号才干通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的输入信号决定。见表。图同步RS触发器（a）逻辑图（b）逻辑符号表同步RS触发器的功能表RSQnQn+1功能说明00000101保持原状态01010111输出状态与S状态相同10100100输出状态与S状态相同111101××输出状态不稳定由此可以看出，同步RS触发器的状态转换分离由R、S和CP控制，其中，R、S控制状态转换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换。3．触发器功能的几种表示主意（1）特性方程。触发器次态Qn+1与输入状态R、S及现态Qn之间关系的逻辑表达式称为触发器的特性方程。按照表可画出同步RS触发器Qn+1的卡诺图，如图所示。由此可得同步RS触发器的特性方程为：RS=0（约束条件）（2）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。（3）驱动表驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。表所示是按照表画出的同步RS触发器的驱动表。驱动表对时序逻辑电路的设计是很实用的。（4）波形图触发器的功能也可以用输入输出波形图直观地表示出来，图所示为同步RS触发器的波形图。4．同步触发器存在的问题——空翻在一个时钟周期的囫囵高电平期偶尔囫囵低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的缘故是同步触发器结构的不完美，下面将研究的几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。21.3D触发器在同步RS触发器的基础上，再加两个门G5、G6，将输入信号D变成互补的两个信号分离送给R、S端，即R=，S=D，如图所示，就构成了同步D触发器。很容易验证，该电路满意D触发器的逻辑功能，但有同步触发器的空翻现象。为了克服空翻，并具有边沿触发器的特性，在图（a）电路的基础上引入三根反馈线L1、L2、L3，如图(b)所示，其工作原理从以下两种情况分析。图D触发器的逻辑图（a）同步D触发器（b）维持—阻塞边沿D触发器（1）输入D=1。在CP=0时，G3、G4被封锁，Q3＝1、Q4＝1，G1、G2组成的基本RS触发器保持原状态不变。因D=1，G5输入全1，输出Q5=0，它使Q3=1，Q6=1。当CP由0变1时，G4输入全1，输出Q4变为0。继而，Q翻转为1，翻转为0，完成了使触发器翻转为1状态的全过程。同时，一旦Q4变为0，通过反馈线L1封锁了G6门，这时倘若D信号由1变为0，只会影响G5的输出，不会影响G6的输出，维持了触发器的1状态。因此，称L1线为置1维持线。同理，Q4变0后，通过反馈线L2也封锁了G3门，从而阻塞了置0通路，故称L2线为置0阻塞线。（2）输入D=0。在CP=0时，G3、G4被封锁，Q3＝1、Q4＝1，G1、G2组成的基本RS触发器保持原状态不变。因D=0，Q5=1，G6输入全1，输出Q6=0。当CP由0变1时，G3输入全1，输出Q3变为0。继而，翻转为1，Q翻转为0，完成了使触发器翻转为0状态的全过程。同时，一旦Q3变为0，通过反馈线L3封锁了G5门，这时无论D信号再怎么变化，也不会影响G5的输出，从而维持了触发器的0状态。因此，称L3线为置0维持线。可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一眨眼，并接收CP上跳沿到来前一眨眼的D信号。维持—阻塞触发器因此而得名。3．触发器的直接置0和置1端直接置0端RD。直接置1端SD。该电路RD和SD端都为低电平有效。RD和SD信号不受时钟信号CP的制约，具有最高的优先级。RD和SD的作用主要是用来给触发器设置初始状态，或对触发器的状态举行异常的控制。在使用时要注重，任何时刻，只能一个信号有效，不能同时有效。图带有RD和SD端的维持—阻塞D触发器输入输出DDCPDQn＋1n＋101××1010××0100××φφ11↑11011↑00111↓×Qnn注：×—随意态↓—高到低电平跳变↑—低到高电平跳变Qn（Qn）—现态Qn+1（Qn+1）—次态φ—不定态（2）集成JK触发器在输入信号为双端的情况下，JK触发器是功能完美、使用灵便和通用性较强的一种触发器。双下降沿JK触发器74LS112，在时钟脉冲CP的后沿（负跳变）发生翻转，它具有置0、置1、计数和保持功能。74LS112引脚罗列如图。功能如表所示。JK触发器的状态方程为J和K是数据输入端，是触发器状态更新的根据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与为两个互补输出端。通常把Q＝0、的状态定为触发器“0”状态；而把Q＝1、定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。JK触发器、D触发器普通都有异步置位、复位端，作用是预置触发器初态。当不使用时，必须接高电平（或接到电源+5V上），不允许悬空，否则容易引入干扰信号，使触发器误动作。２．基本工作原理在、条件下，因为，触发器状态保持不变。此时触发导引电路输出为、，为触发器状态转移决定条件。当CP由1负向跳变到0时，因为门G和H平均延迟时光比基本触发器平均延迟时光长，所以CP=0首先封锁门C和门F，这