HDB3编码实验报告

HDB3编码器模块设计实验报告试验目的数字基带信号的传输是数字通信系统的重要组成部分之一。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。为使基带信号能适合在基带信道中传输，通常要经过基带信号变换，这种变换过程事实上就是编码过程。于是，出现了各种各样的常用码型。不同码型有不同的特点和不同的用途。例如AMI码的传号交替反转，且这种基带信号无直流成分和很小的低频成分，利于在一般的基带信道中传输，但它可能出现四连零现象，不利于接收端的定时信号提取。HDB3码因具有无直流成份，低频成份少和连0个数最多不超过三个等明显的优点，对定时信号的恢复十分有利，而成为CCITT协会推荐使用的基带传输码型之一。本次试验就是要完成HDB3码编码器模块的设计。总体模块划分HDB3码的编码规则如下：将消息代码变换成AMI码；2. 检查AMI码中的连0情况，当4个以下的连0串时，则保持AMI的形式不变；若出现4个或4个以上连0串时，则将1后的第4个0变为与前一非0符号（+1或-1）同极性的符号，用V表示（+1记为+V，-1记为-V）。检查相邻V符号间的非0符号的个数是否为偶数，若为偶数，则再将当前的V符号的前一非0符号后的第1个0变为+D或-D符号，且D的极性与前一非0符号的极性相反，并使后面的非0符号从V符号开始再交替变化。在编码时采取的设计思路是首先完成插V的工作，接着执行插D功能，最后实现单极性变双极性的信号输出。这样做的好处是：输入进来的信号和插V、插D功能电路中处理的信号都是单极性信号，且需要寄存器的数目可以少很多。HDB3码的编码器模型如图1所示。单双极性变换插D单双极性变换插D插V代码输入HDB3图1编码器总体模块模型模块描述插V模块：插V模块设计思路如下：Count用于计连0start“01”代表1start“11”代表vCount=0Count=0Code_in==0?Code_in==0?NCode_out<='b01YCode_out<='b01Count<=Count+1Count<=Count+1Count==3?Count==3?NYCode_out<='b11Code_out<='b11Count<=0endend插D模块插D模块设计思路如下：startstartCode_in=='b00Code_in=='b11Code_in=='b01Code_in=='b00Code_in=='b11Code_in=='b01Count=Count+1Count=Count+1firstV==0?firstV=1YfirstV==0?firstV=1NCount=0Count==0?NCount=0Count==0?YCode_out<='10Code_out<=S3Code_out<='10Code_out<=S3firstV==0表示出现的是第一个V，count用于判定两个V中1的奇偶数。本模块使用了3个寄存器s1,s2,s3寄存当前状态的前3个状态，以便实现插D功能单双极性转换模块极性转换模块设计思路如下：startstartCode_in=='b01||10Code_in=='b11Code_in=='b00ifCode_in=='b01||10Code_in=='b11Code_in=='b00IfifFlag==1Flag==0Flag==0Flag==1Flag==1Flag==0Flag==0Flag==1Code_out=01Code_out=11Code_out=01Code_out=11Code_out=11Code_out=01Code_out=11Code_out=01Code_out=00Code_out=00Flag==1Flag==0Flag==1Flag==0其中用00代表0，01代表+1，11代表-1。通过观察HDB3码，可以看出1和D的正负是交替出现的，而V与其前面的非零符号正负相同。仿真验证各模块仿真图如下：插V模块：图2插V模块功能仿真由图2红色的圈我们可以看到，输入信号为1100_0001_1000_0010,输出信号为1100_0V01_1000_V010（01代表1，00代表0，11代表V）。模块功能正确。插D模块：图3插D模块功能仿真由图3紫色圈我们可以看到，输入数据为：1100_0V11_000V_1000_V111....输出数据为：1100_0V11_D00V_1000_V111.....（01代表1，00代表0，11代表V，10代表D）可以看出，插D功能正确。极性转换模块：图4极性转换模块功能仿真由图4中红圈我们可以看到，输入数据为1100_0V11_D00V_1000_V111....输出数据为：+1-100_0-1+1-1_+100+1_-1000_-1+1-1+1........（输入中01代表1，00代表0，11代表V，10代表D；输出中01代表+1，11代表-1，00代表0）极性转换模块功