【集成电路的自动化集成方法探究9000字】

集成电路的自动化集成方法研究17600第一章绪论 1232761.1概述 1316821.2课题背景 1136611.3主要工作内容 28614第二章中小规模集成电路的自动化集成的发展与应用 323502.1集成电路技术发展与现状 398242.2集成电路技术的应用领域和发展趋势 42200第三章集成电路的自动化集成方法研究 5217533.1常用芯片的库文件描述 5300603.2数模混合电路分析 6100423.3单稳态电路分析 8114033.4中央计算机集成方式选择 940593.5可编程逻辑器件 114713.6集成电路的自动化集成方法应用 13140973.6.1自动化集成步骤 1364033.6.2集成芯片选取 1317589第四章结束语 142490参考文献 15摘要：随着我国科学技术的发展，需要运用到集成电路的领域越来越多，如民用领域、军事领域等。而且集成电路的发展非常迅速，有效推动了相关设备和领域的发展。我国对集成电路技术的研究较晚，为了使其能够跟上国际发展步伐，推动我国电子技术的进步及相关仪器的维护，需要加强对集成电路的自动化集成方法的研究。本文主要分析了集成电路技术的发展现状，阐述了集成电路技术的应用领域，并针对中小规模集成电路的自动化集成方法研究及应用进行了探讨。关键词：中小规模集成电路；自动化集成方法；应用研究 第一章绪论1.1概述虽然我国近年来经济、文化、科学技术等发展和提升非常迅速，但某系领域的研究还达不到国际水准，如集成电路技术。为了使集成电路技术能够达到国际水平，需要加强对国外先进设备的研究和创新。随着相关技术的发展，电子设计自动化技术的运用越来越广泛，导致一些小规模集成电路的设备难以使用。因此要注重中小规模集成电路自动化集成方法的研究，从而起到优化和更新老旧设备的作用，达到节省资源，创新设计的目的。1.2课题背景我们国内的集成电路技术起步比较晚，发展时间较短，集成电路设计技术和生产工艺远远落后于国外的先进水平。许多先进的设计技术在国内比较罕见，分析并创新由国外引进的设备，是促进我国电子技术发展的重要途径之一。建兴船舶公司引进国外的千吨级船舶，其指挥系统核心是中央计算机M仪器。M仪器主要承担着输入信息的逻辑运算任务和其他的指挥任务，实现工作过程中的计算和控制。该数字计算机采用小规模集成电路芯片设计。目前，我们已经完成该仪器备件电路板的研制和整机的研制工作，已经实现了中央计算机M仪的国产化。随着集成电路与半导体技术快速发展，数字系统的设计方法灵活多变，电子设计自动化技术(EDA)已经成为了电子电路系统设计的核心技术。如今，EDA技术正在以跨越式的速度向前发展，小规模集成电路已经走向生命的中后期，而大规模、超大规模的集成电路正引领着电子技术的发展方向，这进一步加快了设计开发的速度，而且提高了系统硬件的稳定性，可靠性和可测试性。设备的快速更新换代来自于集成电路技术的快速发展。我们日常使用的手机、个人计算机等小型手持式设备的更新能够紧跟着半导体技术的发展。而对于一些大型设备而言如果也快速的淘汰更换将会造成极大的资源浪费，也不符合经济利益。但随着使用年限的增加，设备老化严重，对设备的维护将是一个极大的难题。本论文通过分析以主体是数字电路的M仪器，提出一套通用性的自动化集成方案和集成流程，实现对老旧设备的快速更新。新设备的研发不再需要从零开始，这不但大大缩减了新设备的研发周期，还能够极大的利用前辈们成功的设计方法和理念。目前，该船舶已在我国海域服役多年,其中央计算机面临器件和线路老化严重、故障率高、维修时间长等问题。为了提高该船舶的应急保障能力和稳定性,使用可编程逻辑器件CPLD/FPGA对该船舶的中央计算机进行集成设计具有重要的战略意义。通过中央计算机的自动化集成，不但可以提高系统整体的集成度，优化系统的整体设计，还能提高中央计算机的稳定性和可维护性，降低系统的整体功耗。同时，集成后中央计算机具有体积小、方便灵活等特点，紧急情况时，一旦短时间内原中央计算机设备无法修复，可以采用集成后的设备替换原故障计算机，从而保证船舶的正常运行。因此，对中央计算机的集成化研究及实现，将提高系统的可靠性和可维护性，对保证船舶的正常运行具有重要的作用。1.3主要工作内容 本文主要研究如何将由中小规模集成电路组成的数字电路系统自动化集成到一片或者多片大规模集成电路中。自动化集成主要是软件自动化，自动化集成的对象是由TTL系列和CMOS系列数字芯片以及包括包含电阻、电容等分立元件的数字电路系统。本文的研究内容还包括电容定时和单稳态电路的分析、基于元件之间的等同度分析和关联度分析，进行电路的网络校验和模块切割、FPGA芯片的配置方法等。通过对数字电路系统原理与结构的特征分析，来设计基于C++Builder的自动化集成软件的界面和算法，然后以该船舶上比较具有代表意义的电路板做具体的自动化集成以及在ISE中的功能仿真。集成后的组件的体积变小、系统的功耗降低、系统的稳定性和可靠度提高。

第二章中小规模集成电路的自动化集成的发展与应用2.1集成电路技术发展与现状集成电路是在上个世纪50年代后期在晶体管、二极管等半导体器件发展起来的电子器件。将由半导体、电阻、电容构成的特定功能的电路按照氧化、扩散等半导体制造工艺，集成在一片硅片上。将硅片封装在一个塑料或者陶瓷的壳子里面，电路引脚从壳体引出。集成电路技术包括生产设备、生产工艺、封装测试、批量生产等芯片制造技术和设计的创新能力。集成电路按照功能可分为DigitalIC，AnalogueIC，MicrowaveIC三种；数字集成电路以逻辑高低电平即两个二进制数字1、0进行逻辑运算、存储、转换和传输。基本元件有与门、或门、非门等门电路以及触发器等。门电路和触发器混合使用可以组成译码器、编码器、存储器等。模拟集成电路内传输的是模拟信号，分为线性和非线性两种。线性集成电路又称为运算放大器，应用于各类电子设备上。非线性集成电路主要有信号发生器、变频器、检波电路等。数字集成电路的发展速度非常快，最早出现的有电子管、晶体管等，如100门以内的集成电路被逐渐淘汰停产，几万门以上的超大规模集成电路已经成为电子系统设计的主流。由摩尔定律可知，集成电路上集成的晶体管数量，约每18个月便会增加一倍，由此可见信息技术更新的速度非常快。半导体技术的快速发展，如果完全由半导体芯片厂商来独立承担集成电路设计与制造的任务，会大大延长产品的开发周期。可编程逻辑器件的发展经历了以下几个阶段：第一阶段出现的可编程逻辑器件只有可编程只读存贮器(PROM)，按照工艺可分为一次性编程（OTP）、紫外线擦除和电擦除3种。但是由于集成度低、结构比较基础，它们只能完成一些比较简单的组合逻辑功能。第二阶段，代表性的产品有可编程阵列逻辑PAL和通用逻辑阵列GAL。由数字电路理论可知，与或表达式可以用来描述所有的组合逻辑功能，而PLD的典型结构是由一个与阵列平面和或阵列平面相连构成，因此PLD能用与或表达式完成任意组合逻辑电路功能。这个阶段的可编程逻辑器件相比之前的集成电路能够实现更高的时钟频率，集成度更高，但由于结构比较简单和逻辑资源有限使的它们只能实现规模较小的电路。第三阶段，20世纪80年代中，Altera和Xilinx公司分别设计出了基于乘积项结构的复杂可编程逻辑器件CPLD和基于静态随机存储器的现场可编程门阵列FPGA。和其它的可编程器件以及专用集成电路设计相比，它们的设计具有研发时间短、制造成本低、开发工具齐全、标准产品无需测试、性能稳定以及可实时在线验证等优点。第四阶段，出现了SOPC(SystemonProgrammableChip可编程的片上系统)和SOC(SystemonChip,片上系统)技术。SOPC和其他嵌入式系统相比，不但能由一块芯片完成系统的主要逻辑功能，同时它还是可编程的。所以说SOPC是可编程逻辑器件和ASIC技术优点相互结合的成果。它可以应用于高速的数字信号处理技术、实时数据收发器、复杂计算以及嵌入式系统设计等各个领域。目前Xilinx和Altera最新的FPGA产品，制造工艺已经达到了28nm级别，系统门数已接近千万门。软件和硬件协同开发设计的完美结合，不但超越了主流ASIC器件的性能和规模，同时也不再局限于传统意义上FPGA的概念，使得PLD的应用范围不再局限于单片上，更多用于系统级设计。当前基于可编程逻辑器件的片上可编程系统仍处于不断向前发展当中。2.2集成电路技术的应用领域和发展趋势20世纪90年代个人计算机的普及，作为信息技术核心的计算机运行速度越来越快，而体积却越来越来小，离不开集成电路快速发展。集成电路的发展促进了计算机的普及，同时计算机快速发展也使得电子设计技术发生了翻天覆地的变化，电子设计自动化技术使得集成电路向系统芯片转变。半个世纪的发展，集成电路可以说是无处不在，凡是能够用到电能的地方，都能看到集成电路的影子。集成电路工程领域所支撑与覆盖的行业包括：信息与通信、计算机系统、信息安全、控制工程、广播电视系统、仪器仪表、汽车工程、生物医学工程、光电子元器件、兵器工程、航天工程等等。在现代军事技术领域，直升机和潜艇的数字计算机的指控系统以及各种终端设备都需要集成电路技术的支持。在航空航天领域，中国载人飞船、北斗导航系统、探月工程等等都需要集成电路技术的支持。在工程制造领域，精密仪器控制系统、恒温恒湿系统、监控系统等也需要集成电路技术的支持。在民用领域，个人计算机、数码相机、手机、智能家电、车载导航等各种电子设备也需要集成电路技术的支持。第三章集成电路的自动化集成方法研究3.1常用芯片的库文件描述对于常见的CMOS和TTL芯片可在器件手册查询其内部逻辑功能，下面以常用的74LS03为例，建立具体的元件描述文件。图3-1为74LS03的管脚排列图。图3-174LS03管脚排列图在ISE中使用原理图编辑器（SchematicEditor）绘制74LS03的内部逻辑原理图，如图3-2所示。图3-274LS03的内部逻辑原理图由原理图生成的VerilogHDL描述库文件如图3-3所示：图3-374LS03的描述库文件该型船舶由国外引进，M仪器的组件电路板中一些芯片的内部逻辑功能未知，而且国内也没有可以替换的芯片。对于此类数字元件，无内部结构原理，无法直接采用集成语言描述。可采用遍历测试的方式，得出其内部逻辑，画出该元件的真值表，然后再使用ISE软件其建立其元件描述库。3.2数模混合电路分析3.2.1电平转换与驱动电路在实际电路中为实现某一逻辑功能可能会将TTL电路和CMOS电路混合使用，无论哪种电路作驱动门，驱动门必须能提供符合负载电路标准的高低电平和足够大的驱动电流。驱动门和负载门之间的电平和电流关系必须满足以下四个条件，其中n，m为负载门的数目：VOH(min)≥VIH(min)(2-1)VOL(max)≤VIL(max)(2-2)IOH(max)≥nIIh(max)(2-3)IOL(max)≥mIIL(max)(2-4）由TTL电路驱动CMOS电路74/74LS系列的TTL电路输出的高电平时最小典型值VOH(min)=2.4V,输出低电平时最大典型值为VOL(max)=0.5V。而4000系列和74HC系列的CMOS电路在电源电压为5V时，输入低电平的最大值为VIL(max)=1V，输入高电平的最小值为VIH(min)=3.5V。不满足公式(2-1)的条件，为此，可在TTL电路的输出端接一个上拉电阻，来提升TTL电路输出的高电平。由CMOS电路驱动TTL电路在电平上CMOS电路输出逻辑电平和TTL电路的输入逻辑电平可以直接相互匹配。电流方面由于CMOS电路输出功率较小，驱动负载的能力不够。所以一般不能直接驱动TTL电路，常用的处理方法有以下几种：①同一壳体内的CMOS电路并联使用，可以增加电路输出低电平时的灌电流能力。②以在驱动门和负载之间增加以及同向CMOS驱动器。常用的驱动器有CD4069等。③当CMOS电路的电源在（3-18）V时，可将CMOS电路输出端接入一级开关晶体管来驱动TTL电路。在做电路板的阻容单元分析时，在不改变电路逻辑功能的前提下，可删除电平转换电路，对于TTL芯片是驱动门时可直接删除上拉电阻，而CMOS电路驱动TTL电路时，可删除增加的同向驱动器或者是两级反向驱动器，节省CPLD/FPGA芯片的逻辑资源。同时CPLD芯片可设为PULLUP或者PULLDOWN，不需要外接上拉电阻来提高驱动能力。在中央计算机中主要为5V和9V系统，集成的过程中除了在集成芯片选取时考虑了电平的问题，选用5V内核电压的芯片，同时在外围增加原系统使用的驱动电路。3.2.2阻容定时单元分析用直流电源给电容通电的瞬间电容两端电压不能突变，此时电容相当于阻值为0的导线，电容两端的电压为0。当电容充电完成，此时电容的内电阻相当于无穷大。如图3-4(b)电路的电容作用是低电平复位，通电瞬间给一个低电平；当电路的电流电压有变化时，将会引起电容的充放电，所以电容具有延时的作用；图3-4(c)是下降沿延时。电容是不能集成到在FPGA/CPLD内的，可以采取精确时钟建立一个延时模块，如图3-5所示来实现电容延时功能。在实际电路中，滤波电容的作用是为了防止因局部负载变动而导致电路各部分供电电压不稳定。一般在电源的两端接一个数十到数百微法的电解电容，以滤除高频及脉冲噪声干扰。FPGA芯片由更稳定的电源模块供电，故滤波电容是可以删除的，且电容属于模拟器件，不可能在芯片内部实现，若是作为外围电路来实现，会造成芯片的管脚资源浪费。故对于滤波电容可以直接将之删除。图3-4常见电容延时电路图3-5电容延时替换模块3.3单稳态电路分析单稳态电路只有一个稳定的状态，为逻辑高电平或者低电平，对应着二进制中的数值1和0。常态时电路处于稳定状态，当电路被触发会翻转到暂态经过一段时间后恢复到稳定状态。在脉冲产生电路中，我们常将这段时间称之为脉冲宽度。故单稳态电路能够用来给脉冲整形，产生宽度固定的脉冲波形。3.3.1CD4013反馈电路CD4013是一个CMOS型的双D触发器，可组成单稳态电路或双稳态电路，也可应来搭建寄存器电路、计数器电路和控制电路等。由CD4013搭建的典型单稳态电路原理图如图3-6所示，在本单稳态电路中，电路的稳定状态为低电平。当有效时钟上升沿到来，电路的Q端输出高电平，-Q端输出低电平，由于电容两端的电压不能突变，此时电容相当于短路。-Q端的低电平通过CD4069取反变高给电容C3充电，使得D触发器的R端电位上升，当上升到复位电平时，D触发器复位，Q端输出低电平。故当时钟沿信号有效时，电路会输出一个宽度固定的正脉冲信号，脉冲宽度由电容的充电时间所决定。图3-6CD4013芯片的典型反馈电路3.3.274LS123脉冲电路74LS123是两个相互独立的含有复位功能和互补输出的可重触发的单稳态触发器。单稳态的翻转时刻取决于信号A、B、CLR，脉冲宽度由外接的定时电容和定时电阻组成的RC电路决定。74LS123的真值表如表3-1所示：表3-174LS123真值表InputOutputCLRABQ-Q0XX01X1XO1XX00110↑正脉冲负脉冲1↓1正脉冲负脉冲↑01正脉冲负脉冲注：X为不定值74LS123组成的典型单稳态电路如图3-7所示。图3-774LS123组成的典型单稳态电路当74LS123不接外部定时电容，触发器Q端输出的宽度固定为40ns的暂脉冲。3.3.3单稳态电路模型替换由CD4013或LS123与电阻电容等模拟元件组成的单稳态电路，不可以直接集成在FPGA/CPLD芯片内。处理此类电路的方法，可建立如图3-9所示脉冲信号模型。I1为数据口，I2为接入的时钟控制信号，Netlist-To-HDL软件中阻容处理单元中时钟信号的取值有10Hz、100Hz、1KHz、10KHz、100KHz、1MHz六种，O3、O4为正负脉冲互补输出。图3-9单脉冲电路模型3.4中央计算机集成方式选择(1)由上往下的方式自顶向下（Top-down）是指将完整的数字系统逐层的分割为更小的、功能独立的子系统或者子模块。若子系统的电路规模依然较大，那么还需要将子系统做更详细的分割，即逐层的分割，直到整个项目中各个子系统关系合理，且便于逻辑门电路级的设计与实现为止。自顶向下的电路设计方式中，工程师首先要设计系统顶层。针对功能要求和特性给出系统级的描述，包括系统的整体功能要求、接口配置、子系统层次划分、系统的电气特性、系统的物理设计参数的等。然后根据这些描述，完成子系统级别的设计，这些描述除了实现子系统自身的逻辑功能之外还要满足上一级的要求，就这样由上到下直至最底层。在本次中央计算机的集成中，这种方式强调先进行由上往下的功能模块划分，然后完成模块化集成。该方式适合于系统的设计技术资料完整的情况，其关键在于需求论证和功能模块规划。流程如图3-10所示。由下往上的方式在十几年前，电子设计初期还是使用最基本的元件开始，从基础的子功能块去构建复杂大系统的电路设计模式。这种自底向上（Bottom-up）的系统设计方式是电子线路设计初期常常采用的一种方式。在系统电路不太复杂、系统层次比较少的设计中，这是一种非常有效的设计方法。在中央计算机的集成过程中，可将每个电路板组件理解为一个最底层的元件，这种模式强调由下往上先进行组件集成，然后进行组件之间组合设计，最后自底向上完成顶层设计，根据顶层设计进行底层组件优化。该方式适合于技术资料不完整的情况，其关键在于组件的集成设计、组件之间组合设计。流程如图3-11所示。图3-10由上往下的系统集成方式图3-11由下往上的系统集成方式3.5可编程逻辑器件3.5.1CPLD/FGPGA芯片基本结构复杂可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)是通过EEPROM，Flash等工艺技术实现在系统或在编程器编程的高密度、高速度、高可靠性的可编程逻辑器件。CPLD主要由宏单元，可编程IO单元，布线矩阵构成。宏单元是一种基本逻辑单元，主要由与阵列和或阵列以及一些触发器构成，其中与或阵列主要实现组合逻辑功能，再配合触发器就可实现时序逻辑功能。大部分CPLD芯片是基于乘积项结构的，用与或表达式能构成任意一个一个乘积项之和。可编程IO单元可用于控制输入输出信号的电气特性，比如可以设置为漏极开路、上拉电路、下拉电路等等。CPLD的布线主要采取集中布线的方法，布线矩阵比较固定，故CPLD的延时就是管脚到管脚的延时。这个延时是可预测的。可编程的布线矩阵主要是负责信号的传输，并连接所有的基本逻辑单元。现场可编程门阵列FPGA是由PAL、GAL、EPLD等可编程逻辑器件进一步发展的产物，它属于一种专用集成电路，但是它的应用比其他专用集成电路更为灵活。它既克服了定制电路的缺点，又解决了其他可编程逻辑器件逻辑资源少和功能单一的缺点。FPGA芯片结构主要由可配置逻辑块（CLB）、可编程输入输出块（IOB）、时钟管理（DCM），内嵌的RAM块，内部连线内嵌专用内核等组成。CLB是基本可编程逻辑单元，主流的FPGA芯片采用4输入或者6输入查找表结构。查找表LUT实际上就是一个RAM，通过配置文件来改变查找表的内容来实现不同的逻辑功能。CPLD芯片是基于EPROM工艺，掉电后配置文件不会丢失，故不需要外加存储器。而FPGA是基于RAM工艺的，掉电后，系统的配置文件丢失，FPGA芯片变成一个白片，故需要外加存储器来存储配置比特流文件，通过不同的配置模式来配置FPGA芯片。3.5.2FPGA芯片的配置模式按照芯片是否能够主动加载配置比特流文件，将FPGA芯片的配置模式分为主模式、从模式和JTAG模式。主模式配置方式中由FPGA产生所需的时钟信号并控制整个芯片配置过流程，FPGA芯片主动加载外部存储器内的比特流文件。从模式配置方式是外部的处理器、微控制器等智能终端将配置文件下载到FPGA芯片中，此时配置数据可以存放在系统的任何位置如硬盘、网络等。JTAG模式主要用于调试，可将计算机中的比特流文件通过JTAG口下载到FPGA芯片中，断电后配置数据会丢失。除此以外，XILINX公司还有基于互联网的、成熟的可重构逻辑技术SystemACE解决方案。按照比特流文件的宽度可分为串行模式和并行模式，串行模式传递的是单比特流；并行模式传递的是字节宽度比特流。在JTAG模式中，计算机通过6芯或者10芯的JTAG口来配置FPGA芯片，JTAG口的定义分别为VCC、TDI、TMS、TDO、TCK、GND。TDI和TDO是数据的输入输出口，TMS是测试模式选择口，TCK是计算机和FPGA芯片之间的通信时钟。3.5.3FPGA的配置流程在FPGA的配置过程中，软件编程由FPGA芯片厂商提供。现以Xilinx公司的FPGA芯片为例，将配置数据从计算机加载到FPGA芯片的整个配置流程可分为以下五个步骤：初始化芯片初始化的条件是芯片的内核电压Vcc_int大于1V、辅助电压Vcc_aux大于2V，驱动电压Vcco_4大于1V。如果满足初始化条件，FPGA芯片便会自动进行初始化。芯片完成初始化后，把DONE信号置为低电平。在系统运行的过程中，如果想初始化FPGA芯片，可以直接将编程脉冲输入端PROG置低。清空配置存储器芯片初始化完成，系统首先把INIT信号置低，并开始清空配置存储器。当完成配置存储器清空操作后，INIT信号将再次变成高电平。设计师可以通过给编程脉冲输入端PROG一个低电平或者将INIT信号置为低电平，来延长执行配置存储器清空工作的时间、保证配置存储器被完全清空。加载配置数据清空配置存储器后，FPGA芯片将采样配置模式选择的管脚信号值，来确定使用哪种模式来加载配置文件，然后完成配置数据的下载。CRC校验检测配置过程是否正确，FPGA在加载配置数据的过程中，会使用一个特定的算法来计算出一个校验值。并将这个值和配置文件中存储的值做对比，如果两者不同，则说明配置过程中出现了错误。此时系统会再次把INIT信号置为低电平，把此次加载过程强行中断。如果要进行重新配置，只需将编程脉冲输入端PROG置为低电平，再次重新初始化即可。START-UP阶段校验通过后，START-UP阶段是FPGA芯片由配置状