第15章双稳态触发器和时序逻辑电路

第十五章双稳态触发器和时序逻辑电路

第一节基本双稳态触发器第二节钟控双稳态触发器第三节寄存器第四节计数器第五节集成计数器第六节存储器与可编程逻辑器件

习题

目录第一节基本双稳态触发器

时序逻辑电路的概念基本R－S触发器返回

时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。时序逻辑电路的特点：

包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。输入、输出之间至少有一条反馈路径。

触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一位二值信号。一、时序逻辑电路返回双稳态触发器的特点：

具有两个能自行保持的稳定状态；根据不同的输入信号可以置成“1”状态或“0”状态；在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号输入为止。返回二、基本R－S触发器RDSDQ01101100Q0110两个输出端反相，规定Q的状态为触发器的状态。即Q＝0，Q=1时，称触发器为0态，又称复位；Q＝1，Q=0时，称触发器为1态，又称置位。不变*不定RD＝0，SD=1触发器复位为0态，称RD为复位端；RD＝1，SD=0触发器置位为1态，称SD为置位端。＆A＆BQSDRDQ100101101QQQQ0011RD、SD同为1，触发器保持原状态；RD、SD同为0，触发器状态无法确定，此情况应避免。返回

与非门组成的R－S触发器为负脉冲有效。

基本R－S触发器的约束条件是

RD＋SD＝1逻辑符号QRDSDQ负脉冲有效

基本R－S触发器的优点：结构简单，具有记忆功能。

基本R－S触发器的缺点：输出直接受输入控制，具有不定状态。返回第二节钟控双稳态触发器

钟控R－S触发器

JK

触发器

D触发器

T′－T

触发器触发器逻辑功能的转换触发器应用返回一、钟控R－S触发器

为使触发器能按要求在某一时间翻转，外加一时钟脉冲CP来控制。＆B＆AQQSDRD＆C＆DCPRSR

SQn+1

0001101110不定CP=0，CP=1，Qn0C、D门被封锁；1SR复位端RD、置位端SD负脉冲有效，不受CP控制。返回CP＝1时，触发器才能翻转。

CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。钟控R－S触发器为正脉冲有效。逻辑符号

钟控R－S触发器的约束条件是

RS＝0QRDSDQSRC返回例1、已知钟控R－S触发器（正脉冲有效）的输入信号RD、R、S波形如图，试画出Q的波形。CPQ1234RSRD返回例2、由钟控R－S触发器组成的T′触发器如图所示，可完成计数功能，试分析其逻辑功能。解：R＝Q

可见，CP脉冲来一个，触发器翻转一次，即T′触发器可记录CP脉冲个数。

要求CP脉冲宽度要小于触发器翻转所需时间，否则在一个CP作用期间，触发器可能翻转多次，即“空翻”。QRDSDQSRC

钟控R－S触发器的CP对触发器的控制是在一个时间间隔内，而不是控制在某一时刻。返回二、主从型JK

触发器QQRDSDCPC主触发器JKSSRRC从触发器

主从型JK

触发器由主触发器和从触发器组成，主触发器和从触发器时钟信号反相.

当CP上升沿到来时，主触发器发生翻转，当CP下降沿到来时，从触发器翻转，从而保证在一个CP周期中，触发器的输出只改变一次。

显然，输出状态在CP下降沿到达时改变。因此，这种触发器为下降沿触发。返回JKQn+1

0001101101QnQnQQRDSDC主触发器JKSSRRC从触发器0100110101QnQnQn复位端RD、置位端SD负脉冲有效，不受CP控制。返回

主从型JK

触发器将触发器的翻转控制在CP下降沿这一时刻。主从型JK

触发器无不定状态，组成计数电路，可克服空翻。

主从型JK

触发器存在一次翻转的问题。即主触发器在CP＝1期间只能翻转一次，要求J、K状态在CP＝1期间不能变化。逻辑符号负脉冲有效下降沿触发QRDSDQJKC返回例3、已知JK触发器（下降沿触发）的输入信号J、K波形如图，试画出Q的波形（Q初始状态为0）。CPQ1234JK返回例4、已知各触发器的初态均为0，A、CP波形如图，试画出Q波形。CPJQKACPAQ返回三、D触发器&1&4&3&2CPDQQDDDSDRD置1阻塞线置0阻塞线置0维持线置1维持线&6&5DQn+1

0101D触发器仅在CP前沿到达时翻转，是边沿触发器。返回DCPSDRDQQ逻辑符号D

触发器无不定状态；克服空翻、一次翻转现象。Q例5：画出D触发器的输出波形（Qn=0）。CPD123D触发器的输出状态仅取决于CP上升沿到达时刻输入的状态。返回例5、已知各触发器的初态均为0，A、B波形如图，试画出Q1、Q2波形。DQ1CDQ2CABABQ1Q2Q1=D1=Qn1Q2=D2=Qn1返回

四、T′－T

触发器T′触发器CPSDRDQQT

触发器CPTSDRDQQTQn+1

0Qn

1返回五、触发器逻辑功能的转换JK→D触发器JK→T

触发器CPJQKDDJKQn+1

00101101CPJQKTTJKQn+1

000Qn

111Qn返回D→T′触发器DQCD→JK触发器JKDQn+1

0001101101QnQn01QnQnDQC&&&&KJ返回74LS112

双JK触发器74LS373

具有三态门的8D74LS1746D触发器74LS1754D触发器74LS74

双D触发器常用触发器集成电路（TTL）六、触发器应用返回74LS175外部引线图12374LS17545678910111213141516RDVCCGNDCPD4D2D1D3Q1Q4Q1Q3Q2Q2Q4Q34D触发器74LS175公共CP、RD端返回四人抢答电路74LS175CP&3+5V+5VD1

ＲＤS1S2S3S4L1CPRR&1&2L2L3L4D2

D3

D4

Q1Q2Q3Q4Q4Q3Q1Q2返回例6、已知各触发器的初态均为0，D、RD

波形如图，试画出Q1、Q2波形。RDQ1Q2CPDQ1CJQ2CDCPKQ1Q2RD返回例7、已知各触发器的初态均为0，A、B、C波形如图，试画出Q波形。JQCP≥1ABCK≥1≥1CPABCBCK001ABCJ01010111101111011111JKQ返回第三节寄存器

数码寄存器移位寄存器集成寄存器返回一、数码寄存器

寄存器是用于存放各种数码和指令的时序电路。由N个触发器组成的寄存器，能存储N位二进制代码。按功能分为数码寄存器和移位寄存器。

数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器。返回1011清零寄存取出0000101101001011返回二、移位寄存器

移位寄存器按移位方向不同又分为左移、右移和双向移位三种。110100111101返回74LS194

四位双向移位寄存器74LS164

八位串入／并出移位寄存器74LS395四位移位寄存器常用寄存器集成电路返回三、集成寄存器返回0111100011011直接清零(异步)保持右移(从QA向右移动)左移(从QD向左移动)并行输入CLRCPS1S0功能

74LS194功能表UCCQAQBQCQDS1S0CP161514131211109CT74LS19413456782ABCDRLCLRGND右移串行输入右移串行输入控制端输出端时钟清零并行输入返回

用两片74LS194接成8位双向移位寄存器RQAQBQCQDL

74LS194

CP

ABCD

CLRRQAQBQCQDL

74LS194

CPABCD

CLRS1S0S1S0并行输入并行输出右移串入左移串入第四节计数器

异步二进制计数器同步二进制计数器十进制计数器返回

计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。按计数功能分类加法计数器减法计数器可逆计数器按数制分类二进制计数器二－十进制计数器按触发器翻转次序分类同步式计数器异步式计数器返回一、异步二进制计数器

异步二进制加法计数器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670计数顺序等效十进制数Q2Q1Q0000010101111100000111000011J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q112345678

状态表返回CP

时序图12345678Q2Q0Q1

若CP的频率为f0，则Q0、Q1、Q2的频率分别为f0／2，f0／4，f0／8。所以计数器有分频作用。返回

一个触发器可表示一位二进制数，n个触发器可表示n位二进制数，构成n位二进制计数器，也可称为2n进制计数器。可计（2n－1）个脉冲，实现2n分频。如：四触发器构成的计数器，称为2n＝16进制计数器。可计15个脉冲，实现16分频。D触发器构成的异步二进制加法计数器F1QCPDQ0Q2F0QDF2QDQ1返回

异步二进制减法计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q10076543210计数顺序等效十进制数Q2Q1Q010111101001010000001000112345678

后端触发器的CP引自前端的Q,故前端触发器由0→1时，后端才发生翻转。101

状态表返回

时序图CP12345678Q2Q0Q1思考题：若用D触发器组成异步二进制减法计数器，应如何连接返回二、同步二进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1＆J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q0Q1翻转条件：Q0＝1，F1翻转Q0Q1＝1，F2翻转

触发器在满足翻转条件的情况下，CP脉冲到来时可同时翻转，其速度比异步式快。返回三、十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK

异步十进制计数器J0＝K0＝1J2＝K2＝1J1＝Q3K1＝1J3＝Q2Q1K3＝1CP1＝CP3

＝Q0CP2＝Q1返回00000000101010111010000011000001112345678

状态表910010111000000CPQ3Q2Q1Q0J3=Q2Q1J2=K2=1

J1=Q3J0=K0=1

K3=1

K1=1

CP1＝CP3

＝Q0CP2＝Q101111111111111111111111111111111111111111111111111111111111110000011001111111100返回CP

时序图Q2Q0Q112345678910Q3返回

同步十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0＝K0＝1J2＝K2＝Q0Q1J1＝Q0Q3K1＝Q0J3＝Q2Q1Q0K3＝1返回例1、在图示电路中，试列出状态表，并分析其逻辑功能。（原状态000）F1JQ1CPKF0JQ0KF2JQ2KJ1＝Q0图示电路为同步计数器K0＝Q1J0＝Q1Q2J2＝Q0Q1K1＝Q2K2＝Q1001101001000111234500CPQ2Q1Q0J2K2J1K1J0K00110000110000001001110011110001006

状态表010100000电路为同步六进制计数器返回例2、在图示电路中，试列出状态表，画出Q0、Q1、Q2的波形，并分析其逻辑功能（原状态000）F1JQ1CPKF0JQ0KF2JQ2K图示电路为同步计数器K0＝Q2J0＝1J1＝Q2J2＝Q1K2＝Q1K1＝Q0返回0111110000001112345

状态表10CPQ2Q1Q0010001110001001000111111011111010

时序图CP12345Q0Q1Q2电路为同步五进制计数器J2=Q1J1=Q2J0=1

K2=Q1K1=Q0K0=Q2返回例3、在图示电路中，试列出状态表，并分析其逻辑功能（原状态000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1＝K1＝1J2＝Q0Q1K2＝1J0＝Q2K0＝1CP0＝CP2

＝CPCP1＝Q0图示电路为异步计数器CPQ2Q1Q0J2K2J1K1J0K0

状态表000101000011123401011111111111111111111001011110000050电路为异步五进制加法计数器返回例4、在图示电路中，X为控制信号，取0或1，试列出状态表，并分析其逻辑功能（原状态000）F2JQCPKQ1F1JQKQ2=1XJ1＝K1＝1J2＝K2＝XQ1CPQ2Q1XCPQ2Q1X0123400000001001110011111012341000011100X＝0电路为四进制加法计数器；X＝1电路为四进制减法计数器；返回第五节集成计数器T4293T429074LS90返回一、T4293（二－八－十六进制计数器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01R02

Q3Q2Q1Q0

1100000

计数

0计数CP0、CP1为时钟输入端，R01、R02为复位端，当R01＝R02＝11时，计数器清零。GNDQ1123414131211+－++5V1098567T4293R01Q2R02Q0Q3CP0CP1八进制二进制十六进制返回例1、用T4293分别接成五、九进制计数器。

当用N进制计数器来完成M进制计数功能时(N>M)，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过(N－M)个状态。五进制选用CP1为输入，Q3～Q1为输出。000→001→010→011000←100

101Q3接R01，Q1接R02Q3Q2Q1＝101，R01＝

R02＝1，复位Q3Q2Q1Q0

T4293CP1

R02R01CP0九进制0000→1000计数至1001，复位

选用CP0为输入，Q3～Q0为输出。Q3接R02，Q0接R01、CP1，

Q3Q0＝11，R01＝

R02＝1，复位Q3Q2Q1Q0

T4293CP1

R02R01CP0返回二、T4290（二－五－十进制计数器）GNDQ1123414131211+－++5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92CP0、CP1为时钟输入端，R01、R02为复位端，S91、S92为置9端。当R01R02＝11时，计数器清零；当S91S92

＝11时，计数器置9。脉冲由CP0输入，Q0输出，为二进制；脉冲由CP1输入，Q3～Q1输出，为五进制；脉冲由CP0输入，Q3～Q0输出，CP1与Q0相接，为十进制。返回三、74LS90（二－五－十进制计数器）GNDQ1123414131211+－+UCC109856774LS90R01Q2R02Q0Q3R91R92CPACPBCPA、CPB为时钟输入端，R01、R02为复位端，R91、R92为置9端。当R01R02＝11时，计数器清零；当S91S92

＝11时，计数器置9。脉冲由CPA输入，Q0输出，为二进制；脉冲由CPB输入，Q3～Q1输出，为五进制；脉冲由CPA输入，Q3～Q0输出，CPB与Q0相接，为十进制。返回常用计数器集成电路（TTL）74LS160同步十进制计数器74LS161同步二进制计数器74LS190同步可逆十进制计数器74LS293异步四位二进制计数器74LS390

双十进制计数器返回Q3Q2Q1Q0

74LS90CPB

R02R01S92S91CPAQ3Q2Q1Q0

74LS90CPB

R02R01S92S91

CPA例2、用74LS90设计一个40进制计数器。40＝4×10CP十进制四进制返回例3、用74LS90设计一个48进制计数器。Q3Q2Q1Q0

74LS90CPB

R02R01S92S91CPAQ3Q2Q1Q0

74LS90CPB

R02R01S92S91

CPA个位8，十位4CP个位十位返回74LS138A1A2A3－5V1514131211109774LS293123456458Q1Q2Q311CP1

应用实例—彩灯循环电路返回

一、

存储器的概念返回第六节存储器与可编程逻辑器件返回

存储器（Memory）：数字系统中用于存储大量信息的大规模集成电路，是现代计算机的重要组成部分之一。典型的存储器是由数以千万计的有记忆功能的存储单元构成，每一个存储单元都有惟一的地址代码加以区分，并能存储一位（或一组）二进制信息。返回半导体存储器分类：按功能只读存储器（ROM）随机存取存储器（RAM）按元件双极型存储器:速度快，功耗大。MOS型存储器：速度较慢，功耗小，集成度高。固定ROM可编程PROM可擦除可编程EPROM电可擦除可编程E2PROM

只读存储器的结构

ROM的应用返回二、只读存储器（ROM）返回ROM由存储矩阵、地址译码器和读出电路三部分组成。读出电路存储矩阵地址译码器N×M...W0W1WN-1DM-1D0D1...数据输出...地址输入AN-1A1A0...字线（选择线）位线（数据线）一、只读存储器的结构返回1.存储矩阵

存储矩阵是存储器的主体，由若干存储单元组成，每单元存放1位二进制数。存储容量＝N×M

一条指令或一个数据用M位二进制数表示，称为一个字，M为字长。

W0～WN－1为地址选择线（字线）。

D0～DM－1为数据线（位线）。返回W0W1W2W3D0D1D2D31110111001001110D0D1D2D3

由二极管或三极管制成的存储单元在制造ROM时便已将已知的数据或指令存放其中，使用时只能读取，而不能修改。存储矩阵是一个“或”逻辑阵列返回11A0A1地址输入W0W1W2W3A0A1+UCCA0A12.地址译码器地址译码器是一个“与”逻辑阵列A1A0W3W2W1W0000110110001

001001001000返回

地址译码器有n条地址线（A0~An－l），可译出N条字线，N=2n。它们作为译码器的输入变量，可组成N=2n个最小项，所以地址译码器也称最小项译码器。但同一时间只能有一条字线（即一个地址）有效。3.读出电路

读出电路通常是由三态“非”门组成的数据总线，它一方面可增强ROM的带负载能力，另一方面当ROM不输出数据时，总线上可传输其它部件中的数据。返回11A0A1读出电路地址译码器存储矩阵地址输入W0W1W2W3D0D1D2D3A0A1+UCCA0A1000001导通1101导通ROM的工作过程返回二、ROM的应用排队组合电路电路的功能：输入信号A、B、C通过排队电路后分别由YA、YB、YC输出。但在同一时刻只能有一个信号通过，如同时有两个或两个以上的信号输入时，则按A、B、C的优先顺序通过。列出排队电路的真值表ABCYAYBYC000001010011100101110111000001010010100100100100可得最小项逻辑函数返回m0m1m2m3m4m5m6m7ABC地址译码器YAYBYCROM阵列图

设三个输入信号作为地址译码器的输入端，设4条位线分别为D3＝YA，D2＝YB，D1＝YC，D0＝0，得到ROM阵列图。

随机存取存储器的结构

RAM集成芯片

RAM的应用返回三、

随机存取存储器（RAM）返回一、随机存取存储器的结构RAM的形式与ROM相似，只是多了读写控制部分，且输出端是双向数据总线。地址线An-1A0A1地址译码器数据线读写/控制电路读/写控制(R/W)输入/输出I/O......片选(CS)

双向三态缓冲器...存储矩阵1.存储矩阵

结构形式与ROM相似，但存储的信息是由外部输入的，不是制造时固有的。由于所用存储单元的电路不同，RAM可分静态RAM和动态RAM：静态RAM—存入信息后只要不断电，信息一直保存。静态RAM集成度低，使用方便，用于小容量器件。动态RAM—采用电容存储信息，由于漏电，信息易丢失，所以必须辅以动态刷新电路来恢复信息。动态RAM集成度高，功率小，使用复杂，用于大容量器件。返回2.地址译码器与ROM一样，也是N选一译码器。3.读/写控制电路当R/W＝1时，执行读操作，存储器通过双向数据总线向外部输出（O）数据；当R/W＝0时，执行写操作，外部数据通过同一条总线存入（I）RAM。4.片选控制当CS＝1时，RAM执行操作，当CS＝0时，各片I/O线呈高阻状态，此时RAM被禁止读/写操作。返回返回二、RAM集成芯片9GND8A17A26A35A44A53A62A71A10A9A8UCC1210111413151617246116WEA0D1D2D0D4D5D6D7191820212223D3OECE容量：2K8＝211字

8位A0～A10地址线D0～D7数据线片选信号低电平有效读/写控制端0－写1－读输出使能控制低电平有效返回操作方式条件功能写入数据001将D0~D7数据线内容写入A0~A10选中的单元读出数据010将A0~A10选中的单元内