EDA技术（机械）实验报告-数字信号发送和接收电路

PAGEPAGE1 西华大学实验报告第组.第组实验报告（计算机类）开课学院及实验室：实验时间：年月日学生姓名学号成绩学生所在学院年级/专业/班课程名称EDA技术（机械）课程代码实验项目名称数字信号发送和接收电路项目代码指导教师项目学分一、实验目的1.了解VHDL语言编程方法，学会熟练运用quartus软件2.了解如何使用VHDL设计数字信号发送和接收电路二、内容与设计思想1.设计一个5位数字信号发送和接收电路，在数据接收端只有在代码传送无误后才把数据代码并行输出，串行偶校验检测器可通过异或实现。2.数据传送的格式采用异步串行通信的格式，包含起始位、数据位、校验位、停止位和空闲位。3.此实验可选用两个实验箱完成，一个发送数据，一个接收数据，其时钟必须一样，且共地三、使用环境winXP或win7Quartusii编程环境核心代码及调试过程数字信号发送和接收电路信号发送模块libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityfaisport(start:instd_logic;a:std_logic_vector(4downto0);clk:instd_logic;b:outstd_logic);endfa;architecturert1offaisbeginprocess(clk,a)variabletemp:std_logic_vector(6downto0);variabletmp,m:std_logic;variabletmp1:integerrange0to7;beginif(clk'eventandclk='1')thenif(m='0')thentmp:='1';endif;if(start='0')thenm:='1';temp(5downto1):=a(4downto0);temp(6):=a(4)xora(3)xora(2)xora(1)xora(0);temp(0):='0';temp:='1'&temp(6downto1);if(tmp1<7)thentmp1:=tmp1+1;elsem:='0';temp:="0000000";tmp1:=0;endif;endif;endif;b<=tmp;endprocess;endrt1;信号接收模块libraryieee;useieee.std_logic_1164.all;entityrcvisport(clk,re:instd_logic;lmp:outstd_logic_vector(4downto0);alm:outstd_logic);endrcv;architecturercv_arcofrcvisbeginprocess(clk)variablea:std_logic;variablecnt:integerrange0to6;variableshift:std_logic_vector(5downto0);beginifclk'eventandclk='1'thenifa='0'thenifre='0'thena:='1';alm<='0';endif;elseifcnt<6thenshift:=re&shift(5downto1);cnt:=cnt+1;elsecnt:=0;a:='0';if(shift(0)xorshift(1)xorshift(2)xorshift(3)xorshift(4)xorshift(5))='0'thenlmp<=shift(4downto0);e