微机原理05-存储器

第5章第5章：半导体存储器及其接口教学重点存储芯片与总线的连接第5章：

半导体存储器概述除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）辅存（外存）第5章：5.1半导体存储器存储器的分类方法和评价指标半导体存储器的分类按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示第5章：半导体存储器的分类半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）伪静态RAM（PSRAM）双口RAM铁电存储器（FeRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪速存储器（FlashMemory）详细展开，注意对比第5章：⑴随机读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失第5章：⑵只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除第5章：5.1.2半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③

片选和读写控制逻辑选中存储芯片，控制读写操作第5章：①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N

M：芯片的地址线根数

N：芯片的数据线根数

示例译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码第5章：②地址译码电路单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构第5章：③片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线第5章：5.2.1静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址SRAM2114SRAM6264第5章：SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能第5章：SRAM芯片6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第5章：5.3.1EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息“1”编程就是将某些单元写入信息0EPROM2716EPROM2764第5章：EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第5章：EPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615第5章：5.4半导体存储器与CPU的连接这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口第5章：5.4.1存储芯片的地址译码1.存储芯片的数据线2.存储芯片的地址线3.存储芯片的片选端4.存储芯片的读写控制线第5章：1.存储芯片数据线的处理若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”第5章：位扩充第5章：2.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”第5章：片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范围（16进制)A9~A0第5章：3.存储芯片片选端的处理存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现第5章：地址扩充（字扩充）片选端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE译码器000000000100000000001K×8（2）A19A18A17A16A15A14～A0

全0～全1D7～D027256EPROMA14～A0CE第5章：片选端常有效令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”×表示任意（0或1均可）第5章：地址重复地址重复：一个存储单元具有多个存储地址原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H~07FFFH选取一个可用地址的原则：高位地址全为0高位地址译码才更好第5章：⑴译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154第5章：⑵全译码全译码：所有的系统地址线均参与对存储单元的译码寻址，包括片内译码：低位地址线对芯片内各存储单元的译码寻址片选译码：高位地址线对存储芯片的译码寻址采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多示例第5章：⑶部分译码部分译码：只有部分高位地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费示例第5章：⑷线选译码线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复（一个存储单元对应多个存储地址）一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用示例第5章：片选端译码小结在系统中，主要与地址发生联系：包括地址空间的选择（例如接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）几种片选端处理方式的比较：全译码：特点：地址唯一，地址空间连续，译码电路复杂部分译码：特点：地址重复，地址空间连续，译码电路简单线选译码：特点：地址重复，存储芯片三片及以上时地址不连续片选端常有效：特点：地址重复，地址空间连续，不需译码电路，不可进行地址扩充第5章：4.存储芯片的读写控制芯片OE*与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE*与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片第5章：5存储芯片与CPU的配合存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件？存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合？第5章：5存储芯片与CPU的配合分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换存储芯片总线周期中插入等待状态TW综合示例时序配合是连接中的难点第5章：教学要求1.

了解各类半导体存储器的应用特点2.

熟悉半导体存储器芯片的结构3.熟悉SRAM和EPROM的引脚功能4.掌握存储芯片与CPU连接的方法，特别是片选端的处理习题5——

5.15.35.105.13结束32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图SRAM2114的功能工作方式CS*WE*I/O4~I/O1未选中读操作写操作100×10高阻输出输入SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未选中未选中写操作读操作1×00×011××01××10高阻高阻输入输出EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7~DO0待用1×＋5V＋5V高阻读出00＋5V＋5V输出读出禁止01＋5V＋5V高阻编程写入正脉冲1＋5V＋25V输入编程校验00＋5V＋25V输出编程禁止01＋5V＋25V高阻EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7~DO0读出001×＋5V输出读出禁止011×＋5V高阻待用1×××＋5V高阻Intel标识00＋12V1＋5V输出编码标准编程01负脉冲×＋25V输入Intel编程01负脉冲×＋25V输入编程校验001×＋25V输出编程禁止1×××＋25V高阻门电路译码A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图74LS138的功能表片选输入编码输入输出E3E2*E1*CBAY7*~Y0*10000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12~A0A19A18A17A16A15A14A13部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一个可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一个可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFH切记：

A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用5.1.3存储器的技术指标和分类存储器的技术指标主要技术指标：速度、容量、存储成本。（1）速度－针对不同的存储器件和部件，该指标有不同的表示方法。例如：半导体存储芯片用存取周期和读出时间来评价，内存条和内存总线用工作频率和带宽来评价，硬盘存储器用主轴转速、平均寻道时间和数据传输率来评价。带宽指单位时间里数据的传送数量，单位是位/秒（b/s）或字节/秒（B/s）。5.1.1存储器的技术指标（2）容量－用B、KB、MB、GB、TB等表示，其中B（Byte）表示字节。（3）存储成本－一般用每兆字节的价格来表示。5.1.存储器的分类存储器的种类很多，根据工作原理和应用属性可区分为不同类型，有以下6种分类方法。1. 按读写方式分类：（1）随机存取存储器（RandomAccessMemory,RAM）可以从任意位置进行读写，其读写时间与所处位置无关，如半导体存储器