数字电路技术

数字电子技术

应用基础武汉职业技术学院电信学院王碧芳课题3触发器的应用课题任务：‘1’验出电路的设计任务目标：能分析基本RS触发器和其他触发器的电路及基本功能能指出各种集成触发器的功能特点会使用触发器设计电路设计“1”验出电路。要求数字系统在规定的时间间隔内检查是否出现过“1”状态。触发器是构成时序逻辑电路的基本逻辑部件。

所以，触发器可以记忆1位二值信号。知识链接：触发器它有两个稳定的状态：0状态和1状态；在输入信号的作用下，它的两个稳定状态可以相互转换；当输入信号消失后，所置成的稳定状态能够保持不变。--记忆功能触发器的框图如图所示。它有两个互补输出端用和表示。输入规定：触发器Ｑ端状态为触发器的状态触发器框图触发器的逻辑功能用激励表、特性方程、状态转换图和波形图来描述触发器的描述触发器的分类根据逻辑功能不同，可分为

RS触发器

D触发器

JK触发器

T和T´触发器按照结构形式不同，可分为基本RS触发器同步触发器主从触发器边沿触发器当输入全为0时，两个与非门的输出端全为1，在两个输入信号都同时撤去后，触发器的状态将不能确定是1还是0。状态转移真值表

000

001

010

011

100

101

110

111×

×

1100011、基本RS触发器的电路结构与工作原理}

}}

}不定置1置0维持逻辑图：&&G1G2QQdSdR置１端置０端(复位端)一、基本RS触发器1010010101101QQ1初态次态特征方程：ndRQdS0100011110××111逻辑符号：QQSRdSdR功能：置0、置1、维持状态转换图描述触发器的状态转换关系及转换条件的图形称为状态转换图。01×/11/×1/00/1RdSd①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RdSd若＝10，触发器就会翻转成为1状态。RdSd②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RdSd若＝01，触发器就会翻转成为0状态。RdSd波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。RSQQ置1置0置1置1置1保持不允许2、基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。

3、基本RS触发器小结电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态。状态转移真值表现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态转换图01×/11/×1/00/1波形图RSQQ4、集成基本RS触发器EN＝1时工作EN＝0时禁止1S3S5、基本RS触发器的应用&RS&RS&RS&RSD3D2D1D0Q3Q2Q1Q0LDCR数码输入端数码输出置数端清零端D3D2D1D011工作过程：000000111101D3D2D1D0注意：置数必须在清零后进行清零后，使LD置1,各与非门打开,D0~D3以反变量形式加到S端。根据触发器功能，各触发器的状态将与D0~D3的状态一致。此时若撤去LD(将LD置零)则各触发器R=S=1,触发器为保持状态。置数当CR=0，LD=0时，各触发器R=0,S=1,触发器状态均为0。CR信号撤去后(CR=1)，R=S=1，触发器状态不变。清零0RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。1、电路结构及逻辑符号二、同步RS触发器在实际应用中，要求在同步时钟作用下，触发器状态根据当时的输入激励条件发生相应的状态转移。因此在基本触发器的基础上加上触发导引电路，构成时钟控制的同步触发器。触发导引电路基本触发器同步RS触发器在电路结构上增加了一级门控电路和一个时钟脉冲CP，CP作为主控或选通信号，控制输入信号R、S的接收，R、S不再直接起作用，通过CP信号，可以实现数字系统中多个触发器同步、协调一致地工作。C1表示控制1R、1S特性方程CP=1期间有效状态转移真值表10011保持保持1001100110011100禁用禁用0xx11保持保持2、工作原理特性表01R=×S=0R=1S=0R=0S=1R=0S=×状态转换图主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变空翻现象：

3、同步RS触发器的空翻现象“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。解决：为防止触发器的空翻，在结构上多采用主从型触发器和维持阻塞型触发器。引起空翻的原因是在时钟脉冲作用期间，输入信号依然直接控制着触发器状态的变化。当时钟C为1时，如果输入信号R、S发生变化，则触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。空翻原因“空翻”将造成状态的不确定和系统工作的混乱，这是不允许的。因此，时钟控制R-S触发器要求在时钟脉冲作用期间输入信号保持不变。空翻影响10

1、电路结构及工作原理三、主从RS触发器从触发器主触发器由于触发器的输出Qm和Qm始终互补故从触发器的约束条件始终满足，从触发器的状态跟随主触发器的状态。即Q=Qm。（1）接收输入信号过程

CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。10从触发器主触发器01（2）输出信号过程

CP下降沿到来时，主触发器控制门被封锁，在CP=1期间接收的内容被存储起来。同时，从触发器被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。特性方程为主从触发器工作分两步进行当CP由0正跳变至1及CP=1期间，主触发器接收输入激励信号状态发生变化；从触发器此时被封锁，触发器状态保持不变。当CP由1负跳变至0及CP=0期间，

主触发器此时被封锁，触发器状态保持不变；

从触发器接收这一时刻主触发器的状态，触发器的状态发生变化；由于CP由1负向跳变至0后，在CP=0期间，主触发器不再接收输入激励信号，因此也不会引起触发器状态发生两次以上的翻转。克服空翻现象逻辑符号：特征方程：功能：置0、置1、维持CP下降沿到来时有效逻辑符号图中的“┏”符号称为延迟输出指示符，用在触发器逻辑符号上表示“主—从”结构。R、S为同步输入端，与CP同步；、、为异步输入端，不受CP控制，它们的作用和基本RS触发器中的端相同，不用时应接高电平。

2、逻辑符号及特征方程四、同步JK触发器CPJK

1、电路结构及工作原理当CP=0时，当CP=1时，

触发器“保持”功能。01特性方程:特性表G5

G6

G1

G2

G7

G8

Qm

Qm

G3

G4

&

&

&

&

1

CP

G9

(a)逻辑电路

&

&

&

&

CP

1、电路结构及工作原理五、主从JK触发器SRJK特征方程：功能：

置0、置1、维持、翻转(a)主从结构(b)负边沿触发(C)正边沿触发

2、逻辑符号及表示方法逻辑符号：特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。上升沿触发的JK触发器特征方程：CP↓

3、主从JK触发器的一次翻转问题主触发器Q，的状态由S、R决定：CPJKt0t1t2ＱＱ，在CP=1期间，如果J、K多次发生变化，则主触发器状态可能改变，但最多只能改变一次，这就是主从JK触发器的一次翻转问题。123CPJKQ主QG5

G6

G1

G2

G7

G8

Qm

Qm

G3

G4

&

&

&

&

1

CP

G9

(a)逻辑电路

&

&

&

&

CPSRJKSR如果在CP=1期间，主触发器接收输入信号发生了状态翻转，则1）主从JK

触发器的特点①

主从JK

触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K

之间没有约束。③

存在一次翻转问题。即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。

4、JK触发器的特点2）边沿JK

触发器的特点①

边沿触发，无一次变化问题。②

功能齐全，使用方便灵活。③

抗干扰能力极强，工作速度很高。1）集成主从JK触发器低电平有效低电平有效CP下降沿触发5、集成JK触发器与输入主从JK触发器的逻辑符号2）集成边沿JK

触发器①

74LS112为CP下降沿触发。②

CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意六、同步D触发器&&&&CPD当CP=0时，当CP=1时，

触发器“保持”功能。01G1G2G3G4特征方程

1、电路结构及工作原理功能：

置0、置1

(a)D锁存器(b)上升沿触发(c)下降沿触发

2、逻辑符号及表示方法状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。D锁存器(同步D触发器)特征方程：cp↑

波形图：DCPQ上升沿触发的D触发器逻辑符号：QQ1DdSdRCPC11)集成同步D

触发器CP1、2CP3、4

POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；

POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。3、集成D触发器2)集成边沿D

触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发将JK触发器的输入端J、K连在一起作为一个输入（即T）引出，则称为T触发器。T触发器具有保持和翻转的功能，其特征方程是若令T始终为1，则T触发器称为T’触发器，它仅具有翻转的功能，其特征方程为七、T及T’触发器逻辑符号：QQTdSdRCPT'触发器QQ特征方程：cp↓

cp↓

功能：维持、翻转功能：翻转特征方程：T触发器特性表T’触发器特性表状态图时序图Ｔ触发器状态图时序图Ｔ’触发器课题3任务：‘1’验出电路的设计 检查数字系统在规定的时间间隔内是否出现过‘1’状态，要求电路在输入信号端只要有‘1’输入，电路输出端就有指示。电路功能设CP为规定时间间隔内发出的负脉冲，利用1J端为检测点的输入端，输出端接一个发光二极管，如果输出端Q输出一个‘1’，则发光二极管亮，用以指示输入端检测点有‘1’输入。采用主从JK触发器实现任务目标。1JCP在CP=1期间，只要1J端出现过‘1’，触发器就会将‘1’存储，即1Q=0，直到CP的负脉冲来到，触发器的状态才发生翻转，即1Q=1。因此，输出脉冲与时钟脉冲同步，可用一个发光二极管指示。若1J端为‘0’，1K=1时，在CP脉冲作用下，触发器输出端1Q=0,发光二极管不亮。如果发光二极管亮，说明在CP=1的期间内，1J端出现‘1’。触发器小结

触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。

触发器的逻辑功能可以用特性表、逻辑符号、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器：Qn+1=