电子测量与仪器第九章数据域测量逻辑分析仪

第九章数据域丈量—逻辑分析仪9.1数字系统测试的根本原理9.2逻辑分析仪9.3可测性设计9.4数据域测试的运用仪器科学与工程系9.1数字系统测试的根本原理一、数据域测试/数字系统测试的特点在现代数字电路和系统中，对其数据信息的测试技术就称为数据域测试。它具有以下特点：呼应和鼓励间不是线性关系从外部有限测试点和结果推断内部过程或形状微机化数字系统的软件导致异常输出系统内部事件普通不会立刻在输出端表现缺点不易捕获和识别给测试带来困难二、相关术语◆缺点侦查/检测(FaultDetection)：判别被测电路中能否存在缺点◆缺点定位：查明缺点缘由、性质和产生的位置◆以上合称缺点诊断，简称诊断◆缺陷(Defect)：物质上的不完善性。◆失效(Failure)：缺陷导致电路产生错误的运作◆缺点(Fault)：缺陷引起的电路异常，缺陷的逻辑表现缺陷和缺点非一一对应，有时一个缺陷可等效于多个缺点◆出错/错误(Error)：缺点导致的输出不正常◆真速测试〔AT-SpeedTesting)：在功能性操作频率下的测试◆参数测试和逻辑测试：交直流参数和器件的逻辑功能测试◆测试主输入(PrimaryInput)：可由测试器直接驱动的输入◆测试主输出(PrimaryOutput)：可由测试器直接检测的输出◆测试图形/款式〔TestPattern〕：为获得缺点而施加的数据◆测试矢量〔TestVectors〕：也称测试图形◆测试生成：经过一定算法或工具，获得电路测试矢量的过程◆缺点覆盖率：测试集所侦查的缺点数与电路总缺点数之比三、缺点模型固定型缺点(StuckFault)：某一根信号线不可控，固定在某一逻辑值上。固定1缺点(stuck-at-1)，s-at-1固定0缺点(stuck-at-0)，s-at-0桥接缺点(BridgeFaults)：两根或多根信号线间的短接输入端间桥接缺点反响式桥接缺点，即输入与输出短接缺点。桥接缺点会改动电路拓朴构造，使得诊断更加困难。延迟缺点(DelayFaults)：电路延迟超越允许值而引起的缺点。时延测实验证电路中任何通路的传输延迟不超越系统时钟周期。暂态缺点(TemporaryFaults)：缺点是非固定的。类型：瞬态缺点和间歇性缺点瞬态缺点：电源干扰和α粒子辐射等缘由呵斥间歇性缺点：元件参数变化、接插件不可靠等呵斥四、测试方法〔略〕组合电路测试：敏化通路法，D算法，布尔差分法时序电路测试：迭接阵列，测试时序数字系统测试：随机测试，穷举测试五、数据域测试系统的组成(1)数字信号源(2)逻辑分析(3)特征分析◆作用和功能为数字系统的功能测试和参数测试提供输入鼓励信号产生图形宽度可编程的并行和串行数据图形产生输出电平和数据速率可编程的恣意波形产生可由选通讯号和时钟信号控制的预先规定的数据流(1)数字信号源◆构造组成◆采用VCO产生内部时钟,或PLL产生高精度的时钟.外部时钟◆时钟分别电路提供多个不同时钟,供不同电路模块串并转换，同步，电平调理◆序列存储器在初始化期间写入了每个通道的数据，数据存储器的地址由地址计数器提供。在测试过程中，在每一个作用时钟沿上，计数器将地址加1◆多路器可将多个并行输入位转换成串行数据流。对于低速的数字信号源，多路器可以不要，从数据的每个数输出可直接产生一个串行数据流◆格式化器将数据流与时钟同步◆格式化器的输出直接驱动输出放大器，放大器的输出电平可编程◆数据的产生(2)逻辑分析◆逻辑分析用于测试和分析多个信号之间的逻辑关系及时间关系◆逻辑分析仪的特点通道数多存储容量大可以多通道信号逻辑组合触发数据处置显示功能强(3)特征分析◆采用特征分析技术的必要性对各节点逐一地测试与分析使测试本钱巨增受封装的限制，从多节点察看测试呼应遭到限制内测试的需求◆特征分析技术:从被测电路的测试呼应中提取出“特征〞〔Signature〕，经过对无缺点特征和实践特征的比较进展缺点的侦查和定位◆特征分析的实现——线性反响移位存放器(LFSR)hi=1，表示接通反响线；hi=0，表示断开反响线反响系数hi在二元域上定义的多项式h(x)=xn+h1xn－1+…+hn-1x+1称为该线性反响移位存放器的特征多项式单输入特征分析器任务原理：用一个知的进制序列去除被检验的二进制序列M，所得到的余数即为特征。特征分析过程对应为二元域上的多项式除法。被除数为被测的输入呼应序列，除数为反响移位存放器的特征多项式。相除后，商对应线性反响移位存放器的输出位流，余数为测试呼应的特征。特征分析技术具有很高的检错率当测试序列足够长时，特征分析的缺点侦出率不低于，m为用作特征分析的LFSR的长度。当m=16时，缺点侦出率高达99.998%由LFSR构成的多输入特征分析器(MISR)基于特征分析的数字系统缺点诊断原理被测电路的无缺点特征或某种缺点下的特征可经过电路的逻辑模拟或缺点模拟获得。经过事前的模拟建立好特征-缺点字典，便可用于缺点诊断。9.2逻辑分析仪主要内容:一、逻辑分析仪的特点与分类二、逻辑分析仪的根本组成原理三、逻辑分析仪的触发方式四、逻辑分析仪的显示方式五、逻辑分析仪的技术目的与开展趋势六、逻辑分析仪的运用一、逻辑分析仪的特点与分类输入通道多数据捕获才干强,具有多种灵敏的触发方式具有较大的存储深度,可以察看单次或非周期信号显示方式丰富可以检测毛刺◆特点◆分类按任务特点分类:(1)逻辑形状分析仪(2)逻辑定时分析仪按构造特点分类:(1)台式逻辑分析仪(2)便携式逻辑分析仪(3)外接式逻辑分析仪(4)卡式逻辑分析仪台式逻辑分析仪卡式逻辑分析仪便携式逻辑分析仪外接式逻辑分析仪二、逻辑分析仪的组成原理信号输入信号外时钟采样数据存储时钟选择内时钟触发产生显示控制CRT数据捕获数据显示逻辑分析仪原理构造门限电平设定逻辑分析仪的组成主要包括数据捕获和数据显示两大部分.采样是经过比较器来完成的！三、逻辑分析仪的触发方式◆几个概念通道1通道8100….1100….1000….1000….0采样时钟000….0000….0100….0100….1100….0100….0采样数据数据流数据流：逻辑分析仪对被测信号延续采样获得的一序列数据。触发：由一个事件来控制数据获取，即选择察看窗口的位置。跟踪：采集并显示数据的一次过程称为一次跟踪。触发字数据流数据窗口跟踪开场察看窗口宽度：逻辑分析仪存储深度◆触发方式(1)组合触发：多通道信号的组协作为触发条件，即数据字触发。每个通道的触发条件可为：“1〞“0〞“x〞如：8个通道的组合触发条件设为：“011010X1〞那么：该8个通道中出现数据：01101001或01101011时均触发根本的触发跟踪方式：触发起始跟踪触发终止跟踪触发字数据流数据窗口跟踪开场触发起始跟踪触发字数据流数据窗口跟踪终了触发终止跟踪(2)延迟触发触发字数据流数据窗口跟踪开场延迟数跟踪终了数据流数据窗口触发字延迟数触发开场跟踪加延迟触发终止跟踪加延迟在数据流中搜索到触发字时，并不立刻跟踪，而是延迟一定数量的数据后才开场或停顿存储数据，它可以改动触发字与数据窗口的相对位置。(3)序列触发导引条件使能第二级触发第二级触发字无效第二级触发字有效第一级触发B(导引条件)子程序C(触发条件)主程序两级序列触发任务原理多个触发字的序列作为触发条件，当数据流中按顺序出现各个触发字时才触发。序列触发常用于复杂分支子程序的跟踪。(4)手动触发〔随机触发〕(5)限定触发与门限定条件触发识别数据流触发信号限定条件触发产生原理无条件的人工强迫触发，因此察看窗口在数据流中的位置是随机的。由于某些触发条件出现太频繁，为有选择地捕获特定数据，可给触发条件加上些约束条件。附加的条件未出现，也不能触发。四、逻辑分析仪的显示方式每个通道的信号用一个伪方波显示，多个通道同时显示。(1)波形显示(2)数据列表显示将每个通道采集到的值组合成数据，按采样顺序显示。8bit作为一个探头(3)反汇编显示地址〔HEX〕数据〔HEX〕操作码操作数2000200320052006...21422006049723...LDLDSUBINC...HL，2042B，04AHL...将数据流按照被测CPU指令系统反汇编后显示。(4)图解显示BCD数据序列的图解显示0510程序执行的图解显示2000H20FFH主程序子程序循环程序图解显示将屏幕X，Y方向分别作为时间轴和数据轴进展显示的一种方式。它将要显示的数据经过D/A转换器变为模拟量，按照存储器中取出数据的先后顺序将转换所得的模拟量显示在屏幕上，构成一个图像的点阵。主要技术目的①定时分析最大速率。②形状分析最大速率。③通道数。④存储深度。⑤触发方式。⑥输入信号最小幅度。⑦输入门限变化范围。⑧毛刺捕捉才干。五、逻辑分析仪的技术目的及开展趋势开展趋势分析速率、通道数、存储深度等技术目的也在不断提高功能不断加强。与时域测试仪器示波器的结合，提高混合信号分析才干向逻辑分析系统〔LogicAnalyzeSystem〕方向开展。六、逻辑分析仪的运用硬件测试及缺点诊断鼓励信号被测电路逻辑分析仪例：ROM/ASIC的目的测试(最高任务频率、寿命测试、高低温测试)数据发生器ROM逻辑分析仪频率计地址数据外时钟ROM目的参数测试例：毛刺信号的测试分频电路74LSABCG/G2A/G2B逻辑分析仪〔a〕译码电路的测试〔b〕译码电路输出定时图逻辑定时分析仪测试译码电路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7实例：HB9402软件测试与分析03CF042D03F2通路A通路B分支程序的跟踪测试通路B触发条件〔03F2〕通路A导引条件〔042D〕逻辑分析仪也可用于软件的跟踪调试，发现软硬件缺点，而且经过对软件各模块的监测与效率分析还有助与软件的改良。例1：80C51指令执行信号时序测试例2：分支程序跟踪测试9.3可测性设计主要内容:一、概述二、扫描设计技术三、内建自测试技术〔简〕四、边境扫描测试技术〔简〕◆可测性设计出现的背景：VLSI◆传统的系统设计方法的缺陷◆可测性设计---在系统的设计阶段就同时思索测试的需求，以提高系统的可测试性◆可测性的量化----可测性测度可控性〔Controllability〕—对电路中各节点的逻辑值控制难易程度的度量可观性(Observability)—对缺点信号进展察看或丈量难易程度的度量一、概述◆可测性设计思索的主要问题什么样的构造容易作缺点诊断什么样的系统，测试时所用的测试矢量既数量少，产生起来又较方便测试点和鼓励点设置在什么地方，设置多少，才干使测试比较方便而开销又比较少◆构造可测性设计—从可测性的观念对电路的构造提出一定的规那么，根据可测性设计的普通规那么和根本方式来进展电路的功能设计，使得设计的电路容易测试◆扫描通路法二、扫描设计技术◆根本原理---将一个集成电路内一切形状存储器件串接起来，组成一个移位存放器，使得从外部能容易地控制并直接察看这些形状存储器件中的内容◆同步时序电路的普通模型N—组合电路Yi—形状存贮器件PO—主输出PI—主输入◆对形状存储器件的控制和观测只能经过组合电路间接进展，使测试问题复杂◆普通扫描通路设计扫描通路设计要保证各个时序元件可以同组合电路完全隔分开来，以便时序元件的形状可随意设置，同时保证时序元件的输入可察看.隔分开关(添加)〔添加〕◆电平灵敏扫描设计◆电平灵敏的概念——一个逻辑系统，假设其稳定形状对任何输入形状改动的呼应与系统中电路的延迟无关，并且，假设有两个以上输入改动，输出呼应与输入改动的先后顺序也无关，系统的稳定形状只取决于各输入变化的最终稳定电平，那么称这样的逻辑系统为电平灵敏的◆电平灵敏设计的目的---保证电路中器件的延迟、上升和下降时间等参量对电路任务无影响◆电平灵敏设计的实现---时序逻辑中的根本存贮元件必需是电平灵敏的◆前者缺陷：切换开关引入延时，切换时存在竞争◆电平灵敏设计的关键元件—串行移位存放器串行移位存放器在时钟CLK控制下任务，A=0orB=0，数据锁存至输出端。正常任务时，A=0，B=0，由CLK控制数据输出扫描方式时：A=1，CLK=0，SD进入L1；A=0，SD锁存在输出端；B=1，L1数据进入L2；B=0，数据锁存在L2.不允许A、B同时为1，防止数据同时进入锁存器。三、内建自测试技术◆内建自测试(BIST)的根本原理将测试作为系统的一个功能，做在系统中，使系统具有本人测试本人的才干。BIST经过将测试鼓励和对测试呼应的分析集成在被测系统或芯片中实现◆BIST用于功能性测试BIST中通常运用特征分析技术。测试终了后，经过比较被测电路的实践特征和无缺点电路特征，以决议被测电路能否存在缺点◆基于扫描的BIST---处理时序电路的内建自测试两种方式：每扫描一次测试的BIST每时钟一次测试的BIST四、边境扫描测试技术◆边境扫描测试的根本思想在接近器件的每一输入/输出〔I/O〕引脚处添加一个移位存放器单元。在测试期间，这些存放器单元用于控制输入引脚的形状〔高或低〕，并读出输出引脚的形状。在功能性操作期间，这些附加的移位存放器单元是“透明的〞，不影响电路的正常任务◆功能---不仅可以测试IC之间或PCB之间的衔接能否正确，还可测试芯片或PCB的逻辑功能◆移位存放器组成边境扫描通路测试期间功能性操作边境扫描规范，边境扫描描画言语9.4数据域测试的运用一、误码率测试二、嵌入式系统测试一、误码率测试在数字通讯系统中，误码率是一个非常重要的目的。◆误码率概念误码率定义:二进制比特流经过系统传输后发生过失的概率。丈量方法：从系统的输入端输入某种方式的比特流，用输出与输入码流比较，检测出发生过失的位数，过失位数和传输的总位数之比为误码率。◆误码测试原理误码仪由发送和接纳两部分组成，发送部分的测试图形发生器产生一个知的测试数字序列，编码后送入被测系统的输入端，经过被测系统传输后输出，进入接纳部分解码；接纳部分的测试图形发生器产生一样的并且同步的数字序列，与接纳到的信号进展比较，假设不一致，便是误码；用计数器对误码进展计数，然后记录存储，分析后显示测试结果。〔1〕测试图形发生器普通