集成电路版图设计

《集成电路版图设计》课内实验学院：信息学院专业班级：学号：学生姓名：指导教师：模拟集成电路版图设计集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个不可少的重要环节。通过集成电路的版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的立体结构。因此，版图设计是一个上承的电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。但是，集成电路版图设计是一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年版设计经验的人有时候也说不清楚为何要这样或者那样设计。在此，集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性，空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异月新的集成电路发展密切关注和探索。一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。在版图的设计和学习中，我们一直会面临匹配技术降低寄生参数技术熟悉电路作用（功能，频率）电流密度的计算（大电流和小电流的电流路径以及电流流向）等这些基本，它们也是最重要的问题。版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键的，里面所涉及的规则有1500——2000条，一些基本问题的解决方法和设计的调理化都将在下面提及。模拟集成电路版图设计流程：阅读研究报告理解电路原理图了解电路的作用熟悉电流路径晶大小知道匹配器件明白电路中寄生，匹配，噪声的产生及解决方案对版图模块进行平面布局对整个版图进行平面布局熟练运用cadence软件进行版图绘制Esd的保护设计进行drc与lvs检查整理整个过程中的信息时刻做记录注意在设计过程中的交流单元库中基本单元单元库中基本单元较小的功能块总体版图版图检查与验证布局布线布局布线较大的功能块布局布线布图规划集成电路制造工艺双极工艺：Cmos（p阱）工艺：版图设计经验总结：1

查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.2

Cell名称不能以数字开头.否则无法做DRACULA检查.3

布局前考虑好出PIN的方向和位置4布局前分析电路，完成同一功能的MOS管画在一起5

对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。6

对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的路尤其注意这点.7

在正确的路径下(一般是进到~/opus)打开icfb.8

更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他library下,被改错.9

将不同电位的N井找出来.10更改原理图后一定记得check

and

save11完成每个cell后要归原点12DEVICE的

个数

是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线

必须

先有考虑(与经验及floorplan的水平有关).13如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来14尽量用最上层金属接出PIN。15接出去的线拉到cell边缘,布局时记得留出走线空间.16金属连线不宜过长；17电容一般最后画，在空档处拼凑。18小尺寸的mos管孔可以少打一点.19LABEL标识元件时不要用y0层，mapfile不认。20管子的沟道上尽量不要走线;M2的影响比M1小.21电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。可以多个电阻并联.22多晶硅栅不能两端都打孔连接金属。23栅上的孔最好打在栅的中间位置.24U形的mos管用整片方形的栅覆盖diff层,不要用layer

generation的方法生成U形栅.25一般打孔最少打两个26Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值.27薄氧化层是否有对应的植入层28金属连接孔可以嵌在diffusion的孔中间.29两段金属连接处重叠的地方注意金属线最小宽度30连线接头处一定要重叠，画的时候将该区域放大可避免此错误。附图：参考文献：1.