六届国二师哥其他线协议介绍_第1页
六届国二师哥其他线协议介绍_第2页
六届国二师哥其他线协议介绍_第3页
六届国二师哥其他线协议介绍_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

SPI总线协议及SPI时序图详PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现下降沿到来的时候，sdi周期的数据情况演示一遍(假设上升沿发送数据)000-00SPI总线协议及SPI时序图详PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现下降沿到来的时候，sdi周期的数据情况演示一遍(假设上升沿发送数据)000-00110--1--0011220--1--1100330--1--0011440--1--1100550--1--0011660--1--1100770--1--0011880--1--110080--1表示上升沿、1--0表示下降沿，sdisdo相对于主机而言的。根据以上分析，SPIMotorola3线方式进行通信:SCKMOSI，一条数据MISO;CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从SPI总线有四种工作方式(SP0,SP1,SP2,SP3)SPI0SPI3SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI接口有四种不同的数据传输时序，取决于CPOLCPHL1中表现了这四种时序，时序与CPOL、CPHL的时钟沿）。首先来看主器件，主器件的输出口（MOSI）bit1bit1的呢？bit1的输出时刻实际上在SCK信号有效以前，比SCK的上升沿还要早半个时钟周期。bit1的输出时刻与SSEL信号没有关系。再来注意图3中，CS信号有效后（低电平有效，注意CS下降沿后发生的情况），故意用延时程序延时了一段时间，之后再向数据寄存器bit1的情况（MOSI）。可以看出，bit1（1）是在SCK刻开始输出的（CS信号无关），SCK的上升沿被采样，随后 下降沿，从器件就输出了第二个字节的第一位。 总线协议介绍（接口定义,传输时序工通信，目前应用中的数据速率可达几Mbps的水平。（1）MOSI：主器件数据输出，从器件数据SCLK

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论