计数器型序列信号发生器课件_第1页
计数器型序列信号发生器课件_第2页
计数器型序列信号发生器课件_第3页
计数器型序列信号发生器课件_第4页
计数器型序列信号发生器课件_第5页
已阅读5页，还剩10页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

计数器型序列信号发生器计数器型序列信号发生器计数器型序列信号发生器一、计数型序列信号发生器组成与特点

计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能。计数型序列信号发生器是由计数器和组合电路两部分构成的，在组合电路输出序列码。序列的长度S就是计数器的模数。计数器型序列信号发生器计数器型序列信号发生器二、计数型序列信号发生器的设计计数型序列信号发生器是在计数器的基础上加适当的反馈网络构成。要实现序列长度为M的序列信号发生器，其设计步骤为：1.根据序列码长度S，设计一个模S的计数器。2.令计数器每一个状态输出符合序列信号要求。3.根据计数器状态转换关系和序列信号要求设计输出组合网络。计数器型序列信号发生器计数器型序列信号发生器例5.3.1设计一个产生110001001110序列码的计数器型序列码发生器。一、设计计数器因序列长度S=12，可选用74161设计一个模12计数器，采用同步预置法设计M12计数器，有效状态为QDQCQBQA=0100～1111。设计举例一计数器型序列信号发生器二、令计数器每一个状态与一位序列信号相对应可列出真值表、对应Z输出的卡诺图。设计举例一计数器型序列信号发生器三、设计组合输出电路若采用8输入数据选择器实现逻辑函数，则根据卡诺图所示，将74161的QD、QC、QB

作用于数据选择器的地址输入端A2、A1、A0，则选择器的数据输入端D0=D1=D3=D5=0，D2=D6=1，D4=QA，D7=。设计举例一计数器型序列信号发生器设计产生序列信号1101000101的计数型序列信号发生器电路。要求用74161和8选1数据选择器实现。设计步骤：一、先用74161反馈置数法设计M10计数器。二、令计数器每一个状态与一位序列信号相对应。三、设计组合输出电路。设计举例二计数器型序列信号发生器列真值表，画出实现F的卡诺图。设计举例二Q3Q2Q1Q0F01100111100010001010101111001101111011111111100000XXXXXXXXX10将降维卡诺图与8选1数据选择器卡诺图相比较得出：D0~D3=1D5=0D4,D6,D7=Q0令：Q3Q2Q1=A3A2A1计数器型序列信号发生器逻辑电路图设计举例二01Q3Q2Q1Q0D3D2D1D074161CTTCTPCPCO011011010123ENMUXY45672F计数器型序列信号发生器已知三相脉冲发生器的输出波形如下图所示，试用74161和3-8译码器实现。从题目给出的波形看出，该电路产生三组序列信号：Z1=111000，Z2=011100，Z3=001110，其序列长度均为6。设计举例三计数器型序列信号发生器一、首先用74160设计一个模六进制的加法计数器，然后用3-8译码器产生三组所需要的序列。状态转换表如下表：设计举例三计数器型序列信号发生器二、根据真值表写出Z1、Z

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论