第5章时序逻辑电路的概述

5.1时序逻辑电路的概述12.4.1时序逻辑电路的结构与特点按照逻辑功能和电路组成的不同特点常常把数字电路分成两大类，一类是在第11章已经介绍的组合逻辑电路，还有一类就是本章着重学习的时序逻辑电路。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来状态有关者，都叫做时序逻辑电路，简称时序电路。时序电路的状态是靠具有存储功能的触发器所组成的存储电路来记忆和表征的，所以，从电路组成来看时序电路一定包含有触发器。存储电路的输出状态反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。它的结构示意图见图5.18。

在图5.18所示的时序电路示意框图中，X1~Xi为时序电路的输入端，Z1~Zj为时序电路的输出端，Y1~Ym为存储电路的驱动输入端（又称为激励输入端），Q1~Qk为存储电路的状态。时序逻辑电路具有如下特点：（1）功能上电路的输出状态不仅与即刻输入变量的状态有关，而且与系统原先的状态有关。图5.18

时序逻辑电路结构框图（2）结构上由组合电路和存储电路（记忆单元）组成，其中存储电路一般由触发器构成。（3）“状态”的概念十分重要。存储电路当前时刻的状态，称为“现态”或“原态”；下一时刻的状态，称为“次态”或“新态”。上面讲的是时序逻辑电路的完整框图，以后还会看到，在有些具体的时序电路中，并不都具备如图5.18所示的完整形式。例如，有的时序电路中没有组合电路部分，有的时序电路又可能没有输入逻辑变量，或者不存在独立设置的输出，而以电路的状态直接作为输出。但它们在逻辑功能上仍具有时序电路的基本特征。例如电子表，当前时刻的状态是11:25:31（11时25分31秒），在秒脉冲的作用下，下一时刻的状态是11:25:32（11时25分32秒）。它由具有“记忆”功能的“存储电路”记住计时电路当前时刻的状态，并产生下一时刻的状态。12.4.2时序逻辑电路的分类按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。（1）同步时序电路：电路状态改变时，电路中要更新状态的触发器是同步翻转的。因为在这种时序电路中，其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。（2）异步时序电路：电路状态改变时，电路中要更新状态的触发器，有的先翻转，有的后翻转，是异步进行的。因为在这种时序电路中，有的触发器，其CP信号就是输入时钟脉冲，有的触发器则不是，而是其它触发器的输出。按逻辑功能划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。在科研、生产和生活中，完成各种各样操作的时序逻辑电路是千变万化的，这里提到的只是几种比较典型的电路。12.4.3时序逻辑电路功能的描述方法时序电路功能的描述方法和上一章讲的触发器有一些相似，但这里的描述对象考虑的是整个时序电路。

1．逻辑方程式时序电路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述。因此，只要能写出给定逻辑电路的这三个方程，它的逻辑功能也就表示清楚了。根据这三个方程，就能够求得在任何给定输入变量状态和电路状态下电路的次态和输出。

2．状态转换表从理论上讲，有了驱动方程、状态方程和输出方程以后，时序电路的逻辑功能就已经描述清楚了。但从这一组方程式中还不能获得电路逻辑功能的完整印象。这主要是由于电路每一时刻的状态都和电路的历史情况有关的缘故。由此可以想到，如果把电路在一系列时钟信号作用下状态转换的全部过程找出来，则电路的逻辑功能便可一目了然了。若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值；以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表（也称状态转换真值表）。3．状态转换图为了以更加形象的方式立体地表示出时序电路的逻辑功能，有时还进一步把状态转换表的内容表示成状态转换图的形式。它比状态表更为清晰、直观地描述了同步时序逻辑电路的状态变化。在状态转换图中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。同时，还在箭头旁注明状态转换前的输入变量取值和输出值。通常将输入变量取值写在斜线以上，将输出值写在斜线以下。4．时序图为便于用实验观察的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时间波形的形式。在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。由于这三种方法和方程组一样，都可以用来描述同一个时序电路的逻辑功能，所以它们之间可以互相转换。5.2时序逻辑电路的分析方法所谓时序逻辑电路的分析，就是根据已知的时序电路找出该电路所实现的逻辑功能。具体地讲，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。给定的是时序逻辑电路，待求的是状态表、状态图和时序图。

图5.19中给出了分析时序电路的一般过程。通常有两种方法：直观分析法与状态方程分析法。如果该电路的连线简单且规律性强，无须用状态方程分析法进行分析，只需作简单的观察与推断就可画出时序波形图或状态图，该分析方法称为“直观分析法”。状态方程分析法是一种系统规范的通用方法，要对电路列方程演算，原则上适用于所有时序逻辑电路。本节重点介绍状态方程分析法。同步时序电路中所有触发器都是在同一个时钟脉冲作用下的，其分析方法比较简单。在分析时序电路时，应设法写出电路的三种方程，找出该时序电路所对应的状态表和状态图。具体可按如下步骤进行分析：（1）根据给定的时序电路，写出电路的输出方程。（2）写出每个触发器的驱动方程，也就是各触发器的输入信号（激励）的逻辑表达式。图5.19

时序逻辑电路分析的一般过程（3）将驱动方程代入相应触发器的特征方程，得到每个触发器的状态方程。（4）根据上述方程，求出该时序电路相对应的状态表。方法是：设定电路的现态为某初态，代入上述触发器的状态方程和输出方程中进行计算，得到次态，再将它作为现态代入上述方程，将得到下一个状态，这样反复由现态推算得次态，写出状态图或时序图，以便直观地表示该时序电路的逻辑功能。（5）若电路中存在着无效状态（即电路未使用的状态）应检查电路能否自启动。（6）文字叙述该时序电路的逻辑功能。需要说明的是，上述步骤不是必须执行的固定程序，实际应用中可根据题目要求或具体情况加以取舍。下面举例说明。【例5.5】试分析图5.20所示时序电路，画出状态图和时序图。图5.20

例5.5的逻辑电路图解：由于电路。对于同步时序电路各个触发器的时钟信号是相同的，都是输入CP脉冲。触发器都接至同一个时钟脉冲源CP，所以各触发器的时钟方程可以不写。（1）写出输出方程为，可见图5.20所示是一个同步时序写出驱动方程为（2）写出JK触发器的特性方程方程代入JK触发器的特性方程，得到各触发器的状态方程，然后将各驱动（3）由方程组计算出状态表。设电路的现态为，代入上述触发器的次态方程和输出方程中进行计算，得到次态为001，再将它作为现态代入上述方程，将得到下一个状态，这样，反复由现态推算得次态，得到电路的状态转换表如表5.8所示。（4）根据表5.8所示的状态转换表加以整理，可得电路状态转换图如图5.21所示。图5.21

电路的状态转换图（5）关于状态图还需要说明。本电路用了3个触发器，电路应该有2n=23=8（n为触发器数目）个状态。从状态图中可以看出，电路只有效使用了6个状态，000、001、011、111、110、100，这6个状态称为有效状态。电路在CP控制脉冲作用下，正常工作时是在有效状态之间的循环，称为有效循环。该电路还有两个状态，101、010没有使用，这两个状态称为无效状态。电路在CP脉冲作用下，在无效状态之间的循环，称为无效循环。所谓电路能够自启动，就是当电源接通或者由于干扰信号的影响，电路进入到了无效状态时，在CP控制脉冲作用下，电路能够进入到有效循环，则称电路能够自启动。否则，电路就不能够自启动，本例就是这样。后面我们将学习如何实现自启动。（6）画出时序波形图。如图5.22所示。图5.22

例5.5电路的时序波形图（7）逻辑功能分析。由该例的状态图就可看出，有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Z＝1。上述对时序电路的分析步骤不是一成不变的，可根据电路的繁简情况、题目要求和分析者的熟悉程度进行取舍。此外，由于异步时序电路的状态方程分析过程比较繁琐，不作介绍。本章在随后对简单异步时序电路仅用直观分析法给予介绍。12.6异步计数器人们在工作、生活、学习与生产科研中，到处都遇到计数问题，完成计数功能的设备叫计数器，广义地讲，一切能够完成计数工作的设备都是计数器，算盘是计数器，里程表是计数器，钟表是计数器，我们要讲的是数字电路中的计数器电路。在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。它的主要特点是：（1）一般地说，这种计数器除了输入计数脉冲CP信号之外，很少有另外的输入信号，其输出通常也都是现态的函数。输入计数脉冲CP是当作触发器的时钟信号对待的。（2）从电路组成看，其主要组成单元是时钟触发器。计数器的种类有很多，按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，各个触发器不在同一时刻变化。按照计数的数码变化递增或递减分为加法计数器和减法计数器，也有一些计数器既可能实现加计数又可实现减计数，这类计数器为可逆计数器。按照输出的编码形式可分为二进制计数器、二—十进制计数器、循环码计数器等。按计数的模数（状态总数或容量）可分为十进制计数、六十进制计数器等。除了二进制和十进制计数器之外的其它进制的计数器，通常都称为N进制计数器。N=12时的十二进制计数器，N=60时的六十进制计数器等。计数器不仅用于计数，还可以用于分频、定时等应用，是时序电路中使用最广的一种。从各种各样的小型数字仪表，到大型电子数字计算机，是任何数字仪表和数字系统中不可缺少的组成部分。5.3.1

二进制异步加法计数器二进制只有0和1两个数码。所谓二进制加法，就是“逢二进一”，即0+1=1，1+1=10。也就是每当本位是1，再加1时，本位变为0，同时向高位进位。由于双稳态触发器有“1”和“0”两个状态，所以一个触发器可以表示一位二进制数。如果要表示n位二进制数，就得用n个触发器。二进制计数器是计数器中应用最多的计数器，这并不是讲它的模数为2，而是讲其模数为2n（其中n为构成计数器的触发器的个数），由于二进制计数器充分利用了计数器的资源，且电路简单，又可以改制成其它进制计数器，故在计数器中占的比例最高。根据二进制数的递增规律，我们先列出4位二进制加法计数器的状态表（见表5.9），表中还列出对应的十进制数。表5.94位二进制加法计数器的状态表计数脉冲序号计数器状态对应十进制数Q3Q2Q1Q00123456780000000010000111100011001100101010100123456789101112131415161111111000011110011001101010101091011121314150要实现表5.9所列的4位二进制加法计数，必须用4个触发器，它们具有计数功能。采用不同的触发器可有不同的逻辑电路，即使用同种触发器也可得出不同的逻辑电路。下面介绍典型的二进制加法计数器。

1．二进制加法计数器的电路组成

表5.9为4位二进制加法计数器的计数状态表。

根据表5.9所示4位二进制加法计数的规律，最低位Q0（即第一位）是每来一个CP脉冲变化一次（翻转一次）；次低位Q1（亦即第二位）是每来两个脉冲翻转一次，且当Q0从1跳0时，FF1翻转；高位Q2（亦即第三位）是每来四个脉冲翻转一次，且当Q1从1跳0时，FF2才翻转。依此类推，高位的触发器FF3也是在邻近的低位触发器FF2从1变为0进位时翻转。基于以上分析，采用异步方式构成二进制加法计数器是很容易的。上一章讲到，T′触发器是一种计数型触发器，它就是来一个CP翻转一次。只要将触发器接成T′触发器，外来时钟脉冲作为最低位触发器的时钟脉冲，而低位触发器的输出端作为相邻高位触发器的时钟脉冲，使相邻两位之间符合逢二进一的加法计数规律，计数器就方便地构成了。图5.23是由JK触发器组成的4位异步二进制加法计数器，其中的JK触发器均接成T′触发器，即J、K输入端都接至1，或悬空。图5.234位异步二进制加法计数器的逻辑图2．计数器的工作原理由于该电路的连线简单且规律性强，无须用前面介绍的状态方程分析法进行分析，只需作简单的观察与推断就可画出时序波形图或状态图，这种分析方法称为“直观分析法”。设电路的初始状态为0000，当输入第一个计数脉冲时，FF0的状态翻转为1，Q0从0跳变为1。这对于FF1来说，出现的时钟信号为脉冲的上升沿，故FF1状态不变。FF2和FF3的状态也不会变化，故计数器的状态变为0001。当输入第二个计数脉冲后，FF0的状态翻转为0，Q0从1跳变为0，这时对于FF1来说，出现的时钟信号为脉冲的下降沿，故FF1状态翻转为1。FF2、FF3的状态不变，计数器的状态为0010。输入第三个计数脉冲后，FF0照翻为1，Q0从0跳变为1，FF2、FF3不变，计数器的状态变为0011。以此类推，电路将以二进制的规律工作下去。当计数器状态为1111时，当出现第16个计数脉冲时，FF3～FF0的状态为0000，同时高端输出一进位信号。图5.24是电路的状态图。图5.24

电路的状态图电路的时序波形图可由状态图直接转换而来。将输出状态以高低电平的脉冲形式表示，翻转时机要与CP触发时间相对应，按时间轴展开，Q3、Q2、Q1和Q0按“0”、“1”的高低电平对准CP的下降沿一一画出即可，见图5.25。之所以称为“异步”加法计数器，是由于计数脉冲不是同时加到各位触发器的CP端，而只加到最低位触发器，其他各位触发器则由相邻低位触发器的输出的进位脉冲来触发，因此它们状态的变化有先有后，是异步的。二进制加法计数器也可以用D触发器构成。常用的异步加法计数器还有五进制，十进制等。限于篇幅不一一介绍了。5.3.2

集成异步加法计数器74290目前已系列化生产多种中规模集成电路（MSI）计数器，在一个单片上将整个计数器全部集成在上面，因此这种计数器使用起来很方便。为了增强MSI计数器的适应能力，一般MSI计数器比小规模集成电路构成的计数器有更多的功能，有的还能方便地改变计数进制。我们将选择其中的几个加以介绍，下面介绍一种应用广泛的集成异步计数器。二－五－十进制计数器74290的逻辑图如图5.26所示。它包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。（a）74290逻辑图（b）逻辑符号（c）外引线排列图图5.26

二—五—十进制异步加法计数器74290

表5.10是74290的功能表。由表可知，74290具有以下功能：（1）异步清零。当复位输入端R0(1)=R0(2)=1，且置位输入R9(1)R9(2)=0时，不论有无时钟脉冲CP，计数器输出将被直接置零。表5.1074290的功能表复位输入置位输入时钟输出工作模式R0(1)R0(2)R9(1)R9(2)CPQ3

Q2

Q1

Q011110××0××00000000异步清零××11×1001异步置900××××000×0××0×0↓↓↓↓计

数计

数计

数计

数加法计数（2）异步置数。当置位输入R9(1)=R9(2)=1时，无论其他输入端状态如何，计数器输出将被直接置9（即Q3Q2QlQ0=1001）。（3）计数。当R0(1)R0(2)=0，且R9(1)=R9(2)=0时，在计数脉冲（下降沿）作用下，进行二—五—十进制加法计数。

74290为二—五—十进制计数器，从上面仅能看到其内部有一个二进制计数器和一个五进制计数器，其没有十进制计数器的功能，欲实现十进制计数器须将二进制计数器和五进制计数器进行串接，就可以实现其功能，下面说明三种计数过程。（1）从CP1端输入计数脉冲，由Q0输出，FFl～FF3三位触发器不用，这时为二进制计数器。（2）从CP2端输入计数脉冲，由Q3，Q2，Q1端输出，这时为五进制计数器。（3）将Q0端与CP2端连接，输入计数脉冲至CP1。而后逐步由现状态分析下一状态（从初始状态“0000”开始），一直分析到恢复“0000”为止。读者可自行分析，列出状态表，可知这种连接为8421码十进制计数器。5.4同步计数器为了提高计数速度，常常采用同步计数器，其特点是计数脉冲CP同时接到各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发，应该翻转的触发器是同时翻转的，不需要逐级推移。同步计数器也可称为并行计数器。本节讨论几种典型的同步计数器。5.4.1

同步十进制计数器二进制计数器具有电路结构简单、运算方便等特点，但是日常生活中我们所接触的大部分都是十进制数，特别是当二进制数的位数较多时，识别很困难，不直观。还有必要讨论十进制计数器。在十进制计数体制中，每位数都可能是0，1，2，…，9十个数码中的任意一个，且“逢十进一”。根据计数器的构成原理，必须由4个触发器的状态来表示一位十进制数的4位二进制编码。而4位编码总共有16个状态。所以必须去掉其中的6个状态，至于去掉哪6个状态可有不同的选择。这已在讲述数制时讨论过。这里考虑去掉1010～1111六个状态，即采用8421BCD码的编码方式来表示一位十进制数。前面已讨论，一个4位二进制计数器的计数状态如表5.9所示，共有16个状态。为了表示十进制的10个状态，需要去掉其中6个状态。至于去掉哪6个状态可以有不同的选择，这已在第10章介绍BCD编码时讨论过。这里我们考虑采用常用的8421BCD编码，去掉1010至1111六个状态。图5.27所示为由4个下降沿触发的JK触发器组成的8421BCD码同步十进制加法计数器的逻辑图。下面用前面介绍的同步时序逻辑电路的分析方法对该电路进行分析：（1）写出驱动方程。（2）写出JK触发器的特性方程方程代入JK触发器的特性方程，得各触发器的次态方程。，然后将各驱动输出端为进位图5.278421BCD码同步十进制加法计数器的逻辑图（3）根据状态方程列出状态表。设计数器的初始状态为Q3Q2Q1Q0=0000，并代入式各触发器次态方程，得到第1个计数脉冲到来后各触发器的状态为Q0=1，Q1=0，Q2=0，Q3=0，这说明只有Q0由0翻转到1。再将Q3Q2Q1Q0=0001代入次态方程，得到在第2个脉冲后的状态，Q3Q2Q1Q0变为0010。由此类推，把所有的原状态代入次态方程后，可以得到该计数器的所有工作状态，整个状态表如表5.11所示。由表5.11可以看出，当第10个计数脉冲到来时，计数器的状态由1001返回到0000，同时产生进位。这是842l码同步十进制计数器。（4）作状态图及时序图。根据状态转换表作出电路的状态图如图5.28所示，画出时序图如图5.29所示。由状态表、状态图或时序图可见，该电路是一个8421BCD码十进制加法计数器。（5）检查电路能否自启动。由于如图5.27所示电路中有4个触发器，它们的状态组合共有16种，而在8421BCD码计数器中只用了10种，称为有效状态，其余6种状态称为无效状态。在实际工作中，当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。用同样的分析方法分别求出6种无效状态下的次态，经验证所有无效状态在CP作用下均可回到有效循环中来。可见，本电路能够自启动。将这些状态补充到状态图中，得到完整的状态转换图，见图5.30。【例5.6】试分析如图5.31所示的时序电路。A=0时，列出状态转换表，说明电路功能。图5.31

例5.6的电路图解：该电路有输入信号，输入信号A为工作方式控制信号，属同步时序电路。当A=0时：（1）列出驱动方程。（2）写出输出方程。（3）代入JK触发器的特性方程，得到状态方程（4）列出状态表。设初始态为00，代入状态方程，依次由现态得到下一状态，列出状态表如表5.12。（5）画出状态转换图。（Q2Q1）00→01→10→11→00。（6）结论。4进制同步加法计数器，能够自启动。当Q2Q1=11时有进位Z=1。该电路还可以拓展，假设当A=1时，该电路将变为减法计数器，读者可以自行验证。5.4.2

集成同步二进制计数器举例集成计数器种类很多，为了使用和扩展功能的方便，将二进制同步加法计数器增加了一些如置数、保持等辅助功能便构成集成4位二进制同步加法计数器。这里介绍常用的4位二进制同步加法计数器74161，如图5.32所示。图5.3274161的逻辑符号和引脚图由功能表5.13可知，74161具有以下功能：（1）异步清零。当RD=0时，不管其他输入端的状态如何，不论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ0=0000），称为异步清零。（2）同步并行预置数。当RD=1、LD=0时，在输入时钟脉冲CP上升沿的作用下，并行输入端的数据D3D2D1D0被置入计数器的输出端，即Q3Q2QlQ0=D3D2D1D0。由于这个操作要与CP上升沿同步，所以称为同步预置数。（3）计数。当RD=LD=EP=ET=1时，在CP端输入计数脉冲，计数器进行二进制加法计数。（4）保持。当RD=LD=1，且=0，即两个使能端中有0时，则计数器保持原来的状态不变。这时，如EP=0、ET=1，则进位输出信号RCO保持不变；如ET=0则不管EP状态如何，进位输出信号RCO为低电平0。表5.1374161的功能表清零预置使能时钟预置数据输入输出工作模式RDLDEP

ETCPD3

D2

D1

D0Q3

Q2

Q1

Q001111×0111×

××

×0××

011×↑××↑×

×

×

×d3

d2

d1

d0×

×

×

××

×

×

××

×

×

×0000d3

d2

d1

d0保

持保

持计

数异步清零同步置数数据保持数据保持加法计数常用的同步4位二进制加法计数器还有74163，功能与74161类似，其特点是采用同步清零，这个操作要与下个CP上升沿同步，所以称为同步清零。其他常用的一些集成计数器见表5.14。读者在今后需要应用时可以举一反三，或查阅手册加以选择。表5.14

几种常见集成计数器CP脉冲

计数方式型号计数模式清零方式预置数方式同步741614位二进制加法异步（低电平）同步74HC1614位二进制加法异步（低电平）同步741634位二进制加法同步（低电平）同步74LS192双时钟4位十进制可逆异步（低电平）异步74LS193双时钟4位二进制可逆异步（高电平）异步74160十进制加法异步（低电平）同步74LS190单时钟十进制可逆无异步异步74LS293双时钟4位二进制加法异步无74LS290二—五—十进制加法异步异步5.5任意进制计数器从市场化考虑，目前常见的计数器芯片在计数进制上只生产应用较广的几种类型，如十进制、十六进制、十二位二进制、十四位二进制等。在需要其他任意一种进制的计数器时，一般只能利用已有的集成计数器产品通过外电路的不同连接方式得到。所谓任意进制的计数器就是指N进制计数器，即来N个计数脉冲，计数器状态归零重复一次。构成N进制计数器基本设计思路是：利用模数为M的集成计数器的清零控制端或者置数控制端，在N进制计数器的顺序计数过程中，若设法使之跳越M-N个状态，就可以得到N进制计数器。实现跳越的方法有清零法（或称复位法）和置数法（或称置位法）两种。这里只介绍清零法（或称复位法），适用于有清零输入端的计数器。集成计数器一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分，有的则采用异步方式——通过时钟触发器异步输入端实现清零或置数，而与CP信号无关。有的集成计数器采用同步方式——当下一个CP触发沿到来时才能完成清零或置数任务；在作过具体介绍的集成计数器中，通过其功能表可以容易地鉴别其清零和置数方式。假定已有的是M进制计数器，而需要得到N进制计数器。首先考虑当N<M时的情况。5.5.1

用异步清零端构成N进制计数器异步清零法适用于具有异步清零端的集成计数器，如74290、74160等。当集成M进制计数器从状态S0开始计数时，若输入的计数脉冲输入N个脉冲后，M进制集成计数器处于SN状态。如果利用SN状态产生一个清零信号，加到清零输入端，则使计数器回到状态S0，如图5.33所示，这样就跳过了（M-N）个状态，实现了模数为M的N进制计数器。这一过程中SN状态只是过渡状态，持续时间很短。利用具有异步清零端的集成M进制计数器来设计N进制计数器的设计步骤为：（1）写出状态SN的二进制代码。（2）求出清零信号RD，即求出加在异步清零端信号的逻辑表达式。（3）画出计数器电路图。图5.33

异步清零法示意图【例5.7】试用74LS161设计12进制计数器（异步清零法）。解：74LS161为4位二进制同步加法计数器，具有异步清零端。（1）写出状态SN的二进制代码：SN=S12=1100。（2）求出清零信号RD。由题意知，当Q3Q2Q1Q0=1100时，用于实现反馈的与非门将输出低电平，计数器清“0”。所以，1100这个状态并不能持久，即当Q3Q2Q1Q0=1100时，RD=0。所以有。这里RD端是异步清零，它的优先级高，与非门输出的低电平即刻产生清零，然后进入0000状态。（3）画出计数器电路如图5.34所示。图5.34

异步清零法构成12进制计数器【例5.8】试用74LS290设计七进制计数器（异步清零法）。解：按照同样的方法，可以组成如图5.35所示的用集成计数器74290和与门构成的七进制计数器。清零信号，当第7个脉冲到来时，清零端得到有效高电平，计数器反馈清零，0111只是短暂的过渡状态。图5.35

异步清零法组成七进制计数器5.5.2

用同步置数端构成N进制计数器置数法与清零法不同，它是利用集成M进制计数器的同步置数控制端LD的作用，预置数的数据输入端D0~D3均设置为0来实现的。适用于具有同步预置端的集成计数器。具体方法是，当集成M进制计数器从状态S0开始计数时，若输入的CP计数脉冲输入了N-1个脉冲后，M进制集成计数器处于SN-1状态。如果利用SN-1状态产生一个置数控制信号，加到置数控制端，当下个CP计数脉冲到来时，则使计数器回到状态S0，即S0=Q3Q2Q1Q0=D3D2D1D0=0000，这就跳过了（M-N）个状态，故实现了模值数为M的M进制计数器。【例5.9】试利用74LS161的置数控制端设计一个六进制计数器（采用同步置数法）。解：（1）采用同步置数法。令状态S0=0000，D3~D0均接0。（2）写出状态SN-1的二进制代码：SN-1=S6-1=S5=0101。（3）求出置数信号：，如图5.36所示。（a）（b）图5.36

同步置数法构成六进制计数器5.5.3

多片集成计数器级联实现大容量N进制计数器上面所介绍的用M进制计数器实现N进制计数器的方法均是针对N<M的N进制计数器。如果需要设计N>M的N进制计数器，则需要利用多片集成计数器进行容量的扩展。主要使用两种方法：

1．分解法若N可以分解为两个小于N的因数相乘，即N=N1×N2，则可采用串行进位方式或并行进位方式将一个N1进制计数器和一个N2进制计数器连接起来，构成N进制计数器。

2．整体置零方式整体置零方式，其原理与M>N时的反馈清零法类似。首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器（例如常用N1×N2=100进制），然后在计数器计为M状态时通过门电路译出异步置零信号RD=0，将两片计数器同时置零。级联方式一般有两种：在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号（计数的使能信号），两片的CP输入端同时接计数输入信号。如果集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。【例5.10】数字钟表中的分、秒计数都是60进制，试用两片74290计数器芯片联成60进制计数器。解：采用分解法，60进制写为M=60=6×10。60进制计数器由两片74290组成，个位（1）接为十进制，十位（2）接为六进制。集成计数器没有进位/借位输出端，根据具体情况，用计数器的输出信号Q3产生一个进位。本电路的联接如图5.37所示。个位的最高位Q3联到十位的CP1端。图5.37

例5.10的逻辑电路图用两片二—五—十进制异步加法计数器74290采用串行进位级联方式组成的二位8421BCD码十进制加法计数器如图5.38所示，模为10×10=100。图5.3874290异步级联组成100进制计数器【例5.11】用74290组成48进制计数器。解：因为N=48，而74290为M=10的十进制计数器，所以要用两片74290构成此计数器。方法：采用整体置零方式，先将两个芯片采用串行进位连接方式连接成100进制计数器，然后借助74290的异步清零功能，在输入第48个计数脉冲后，计数器输出状态为01001000时，高位片（2）的Q2和低位片（1）的Q3同时为1，使与非门输出0，加到两个芯片异步清零端上，使计数器立即返回00000000状态，这样，就组成了48进制计数器。状态01001000仅在极短的瞬间出现，为过渡状态，无影响。本例整个计数器电路如图5.39所示。要说明的是本例用分解法也可以做。图5.3948进制计数器

图5.40是用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。图5.40

两片4位二进制计数器74161构成256进制计数器【例5.12】试用两片同步十进制计数器74161接成50进制计数器。解：先将两片二进制计数器74161级联组成的256进制计数器，再加上相应的反馈门电路。十进制数50对应的二进制数为00110010。当计数到50时，计数器的状态Q7～Q0=00110010时，反馈归零函数为，故此时与非门将输出低电平，使两片74161同时被清零，实现了50进制计数，见图5.41。图5.4174161级联组成50进制计数器【例5.13】某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。解：计数器应用广泛，还可以用作分频器。此题因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将4片74161级联，从高位片（4）的Q2输出即可，其逻辑电路如图5.42所示。图5.42

例5.13的计数器分频电路接法5.6寄存器在数字电路中，常常需要将一些数码、指令或运算结果暂时存放起来，这些暂时存放数码或指令的部件就是寄存器。在计算机的CPU内部有许多数码寄存器，它们作为存放数据的缓冲单元，大大提高了CPU的工作效率。由于寄存器具有清除数码、接收数码、存放数码和传送数码的功能，因此，它必须具有记忆功能，所以寄存器都是由触发器和门电路组成的。一个触发器只能寄存一位二进制数，要存多位数时，就得用多个触发器。常用的有4位、8位、16位等寄存器。寄存器存放数码的方式有并行和串行两种。并行方式就是数码各位从各对应位输入端同时输入到寄存器中；串行方式就是数码从一个输入端逐位输入到寄存器中。从寄存器取出数码的方式也有并行和串行两种。在并行方式中，被取出的数码各位在对应于各位的输出端上同时出现；在串行方式中，被取出的数码在一个输出端逐位出现。寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能。5.6.1

数码寄存器

图5.43（a）所示是由D触发器组成的4位集成寄存器74LSl75的逻辑电路图，其引脚图如图5.43（b）所示。其中，D0～D3是并行数据输入端，CP为时钟脉冲端，Q0～Q3是并行数据输出端，～是反码数据输出端。RD是异步清零控制端。该电路结构简单，各触发器的次态方程为该电路的数码接收过程为：将需要存储的4位二进制数码送到数据输入端D0～D3，在CP端送一个时钟脉冲，脉冲上升沿作用后，4位数码并行地出现在4个触发器Q端。设输入的二进制数为“1011”。CP过后，D0～D3进入触发器组，Q0～Q3将变为1011。在往寄存器中寄存数据或代码之前，必须先将寄存器清零。

74LS175的功能见表5.15。（a）逻辑图（b）引脚排列图5.434位集成寄存器74LSl75表5.1574LS175的功能表清零时钟输入输出工作状态RDCPD0D1

D2D3Q0

Q1

Q2

Q30111×↑10×

×

×

×D0

D1

D2

D3×

×

×

××

×

×

×0000D0

D1

D2

D3保

持保

持异步清零数码寄存数据保持数据保持5.6.2

移位寄存器在计算机中，常常要求寄存器有“移位”功能。所谓移位，就是每当一个移位正脉冲（时钟脉冲）到来时，触发器组的状态便向右或向左移一位，也就是指寄存的数码可以在移位脉冲的控制下依次进行移位。例如，在进行乘法运算时，要求将部分积右移；将并行传递的数据转换成串行传送的数据，以及将串行传递的数据转换成并行传送的数据的过程中，也需要“移位”。具有移位功能的寄存器称为移位寄存器。据数码的移位方向可分为左移寄存器和右移寄存器。按功能又分为单向移位和双向移位。移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲CP，使它们同步工作。一般规定右移是向由低位向高位移，左移是由高位向低位移，而不管看上去的方向如何。例如一个移位寄存器中的数码是1001，移动情况见表5.16。表5.16

移位方向低位高位原数据1001右移：串入

×001

1串出左移：串出1

100×

串入1．单向右移寄存器由D触发器组成的4位右移寄存器见图5.44，根据逻辑图列出如下方程：时钟方程：驱动方程：状态方程：图5.44D触发器组成的4位右移寄存器依据状态方程进行工作分析：设移位寄存器的初始状态为0000，串行输入数码DI=D3D2D1D0=1011，从高位（D3）到低位依次输入。由于从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，FF1按Q0原来的状态翻转，FF2按Q1原来的状态翻转，FF3按Q2原来的状态翻转，同时，输入端的串行代码DI存入FF0，总的效果是寄存器的代码依次右移一位。在4个移位脉冲作用后，输入的4位串行数码1011全部存入了寄存器中。电路的状态表如表5.17所示，时序图如图5.45所示。表5.17

右移寄存器的状态表移位脉冲输入数码输

出CPDIQ0

Q1

Q2

Q301234101100001000010010101101图5.45

图5.44电路的时序图2．移位寄存器型计数器如果把移位寄存器的输出，以一定方式馈送到串行输入端，则可得到一些电路连接十分简单、编码别具特色、用途极为广泛的移位寄存器型计数器。移位寄存器型计数器简称移存型计数器。它是由单向移存器构成的同步式计数器，主要有环形计数器和扭环形计数器。环形计数器电路的结构特点为，即将触发器FFn-1的输出接到FF0的输入端D0。

如图5.46所示是一个n=4的环形计数器。取D0=Q3，即将FF3的输出Q3接到FF0的输入端D0。由于这样连接以后，触发器构成了环形，故名环形计数器，实际上它就是一个自循环的移位寄存器。

由图5.47状态图知，这种电路在输入计数脉冲CP操作下，可以循环移位一个1，也可以循环移位一个0。如果选用循环移位一个1，则有效状态将是1000、0100、00l0、0001。工作时，应先用启动脉冲将计数器置入有效状态，例如1000，然后加上CP。取由1000、0100、0010和0001所组成的状态循环为所需要的有效循环，同时还存在着其他几种无效循环。可见，一旦脱离有效循环之后，电路将不会自动返回有效循环中去，所以此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。图5.46