VLSI设计导论概述

杭州电子科技大学VLSI系统设计导论

1第二节集成电路产业链第一节集成电路发展及应用第三节集成电路设计概述本章主要内容2第一节集成电路发展及应用1.什么是集成电路(芯片)intergratecircuit(IC)

集成电路就是在一个半导体基片(si)上集成一定数量的器件(晶体管、R、C、L）,具有一定功能的电路.2.集成电路的功能数据的运算和处理：CPU、DSP数据的存贮：Flash、DRAM数据传输和交换：USB、GSM、路由器数据的压缩和解压：MP3、MPED4、JPEG2000等等33.集成电路的应用系统41952年5月，英国科学家G.W.A.Dummer提出了集成电路的设想。1958年TI公司ClairKilby的研究小组发明了第一块集成电路，12个元件，锗半导体4.集成电路的发展历程5集成电路的发展规律：摩尔定律Moore’sLaw的提出：GordonMoore，Intel的创立者之一每18个月集成度增加一倍,成本降低一半超深亚微米片上系统(SOC,SOPC,..）集成化、微型化系统化6制造（Manufacturing）制造工艺的发展趋势特征尺寸越来越小：(单位:um)1微米,0.8,0.6,0.5,0.35,0.25,0.18,0.15,0.13,0.09，0.065，0.045晶圆直径越来越大：

4英寸,5英寸,6英寸,8英寸,12英寸密度越来越高：结果：规模越来越大，性能越来越高，集成度越来越高，单片制造成本相对越来越低制造工艺的种类BipolarMOS（NMOS、PMOS）CMOS（当前主流工艺）BiCMOS,..其它特殊工艺7

表1发展规划代次的指标年份199719992001200320062009 2012最小线宽0.250.180.150.130.100.070.01(μm）

DRAM容量256M1G1G~4G4G16G64G 256G

每片晶体管数11214076200 520 1400（M） 芯片尺寸300440385430520620 750

(平方毫米）频率7501200140016002000 2500 3000(兆赫） 金属化层层数66-77 7 7-8 8-9 9

最低供电电压1.8-2.511.5-1.81.2-1.51.2-1.50.9-1.2 0.6-0.9 0.5-0.6（v） 最大晶圆直径200300300300300 450 450 （mm）8摩尔定律：微处理器的发展

集成度80808086802868038680486PentiumPentiumProPentiumIIIItaniumPentiumIV9英特尔®酷睿™i7-990X处理器至尊版

3.46GHz主频速度高达3.73GHz，支持英特尔®睿频加速技术6个内核和12个处理线程，支持英特尔®超线程技术12MB英特尔®智能高速缓存支持3通道DDR31066MHz内存32纳米制造处理技术英特尔最新台式处理器10第二节集成电路产业链集成电路的产业链11制造、封装与测试12制造（Manufacturing）

从空白晶圆（Wafer）到图案化的晶圆芯片/管芯Chip→DieWafer(圆片)单晶棒13制造（Manufacturing）芯片制造掩模版（光刻版、Mask）制作对每层版图都要制作一层掩模版，实际是光刻工序的次数除金属层外，一般CMOS电路至少需要8－12层掩模版晶圆加工（WaferManufacturing），目前一座90nm的晶圆加工厂的成本大概在20亿美金左右。世界知名的制造厂代工厂（Foundry）---无自有电路产品,只提供制造服务TSMC、UMC、SMIC、CharterIDM----有自己的电路产品,有自己的制造厂Intel、Samsung、TI、ST,NA14封装（Packaging）DiePackage封装可以满足以下几个需要给予芯片机械支撑引脚可以提供芯片在整机中的有效焊接协助芯片向周围环境散热，保护芯片免受化学腐蚀15封装类型DIP双列直插式QFP塑料方型扁平式PFP塑料扁平组件式PLCC塑料有引线芯片载体PGA插针网格阵列BGA球栅阵列CSP芯片尺寸封装MCM多芯片模块我国知名的封装厂长电科技南通富士通封装（Packaging）16测试（Testing）中测（晶圆测试、WaferTesting）：晶圆制造完成后的测试测试在制造过程中形成的故障不能测试在封装过程中形成的故障，所以中测以后必须进行成测可以在封装前测试出故障芯片，避免这部分故障芯片的封装费用，适用于封装费用比较昂贵的芯片。所以，封装费用低廉的芯片可以省去中测成测（成品测试、FinalTesting）：芯片封装完成后的测试，需对每个芯片进行测试测试在制造、封装过程中形成的故障是必须经过的过程17测试（Testing）世界知名的测试仪器和设备Advantest（爱德万）Teradyne（泰瑞达）Credence（科利登）Verigy（原Agilent安捷伦半导体测试部门)中测成测18我国集成电路制造产业现状

1、我国和欧美等国的发展差距在10~15年之间。2、目前我国主要采用的工艺线是0.13um~0.5um制程，产品主要集中在中低端。

3、集成电路制造有往我国转移的趋势。在建和即将建成的生产线有近二十条，主要分布在:

长三角、珠三角和京津地区,TSMC和UMC已分别在上海和苏州建厂。

国内最大的集成电路制造厂SMIC(中芯国际)位于上海张江,代工厂里全球排名第三.

主流工艺45nm/65nm/90nm/0.13和0.18um19三、集成电路设计概述集成电路设计需要的知识:集成电路工艺：

目标：器件材料、器件工作特性、制造工艺流程所需知识：物理学、光学、化学集成电路CAD:：

目标：器件建模、制造流程仿真、建立系统和电路设计平台

所需知识：电路理论、计算机CAD、EDA工程集成电路系统设计知识：

目标：把功能和概念化的系统用电路和芯片实现所需知识：电路理论、系统知识、EDA工程20集成电路CAD工具非常重要,VLSI设计工程师应该全面理解和掌握相应的EDA工具

CAD工具可以分为如下几大类：

1、工艺仿真和建模

2、系统分析

3、CODE(功能)仿真和调试

4、电路仿真和性能分析

5、时序分析和验证

6、物理设计

7、设计验证21集成电路设计的分解

系统架构设计

行为(功能)设计,仿真前端设计

电路设计

可测试性设计

物理版图设计

后端设计

设计验证和参数提取

工艺设计和调试22集成电路设计层次描述设计层次行为描述描述方式设计考虑系统描述系统性能、指标、结构方框图系统性能成本芯片级算法芯片性能、实现成本寄存器级（RTL））VHDL、Verilog、基本宏单元电路时序、测试逻辑级布尔方程、卡诺图逻辑门、触发器时序、测试电路级电流、电压的微分方程晶体管、R、L、C电路性能、延时、噪声版图级几何图形形与设计规则23VLSI层次化、结构化的设计方法层次化的设计方法：使复杂的电子系统简化，并能在不同的设计层次及时发现错误并加以纠正结构化的设计方法：把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些模块的资源可以共用VLSI设计过程：把高层次的系统抽象描述逐级向下进行综合、验证、实现，直到物理版图级的低层次描述24集成电路设计层次分解系统设计模块A模块B模块CA1A2B1B2B3C1C2invor2nand325CMOS集成电路设计的流程(Top-Down)系统设计制定系统规范、技术标准，性能预测，功能说明确定制造工艺,测试方案,预测成本和设计周期等行为设计系统划分综合物理设计设计验证总体结构划分、软硬件划分、模块划分用文本描述各模块的功能把文本描述按照一定的规则转化成底层电路网表描述把综合的结果转化为物理版图的描述参数提取，用CAD工具验证最终结果是否满足指标时序分析验证电路系统的工作时序是否正确26CMOS集成电路设计流程范例---

mp3播放器芯片设计流程系统设计支持何种音频压缩格式(mp3,avs),支持多大的flash,USB2.0通信协议液晶显示,确定TSMC0.13um工艺系统划分硬件部分（单CPU+音频解压硬件模块+USB2.0+液晶显示控制）软件部分（CPU及外围初始化程序、管理）功能设计把音频解压算法等硬件实现转化为VHDL或Verilog描述，功能验证，外围逻辑的功能设计和仿真综合采用SynophsysDesignCoompiler综合工具，TSMC0.13um工艺库物理设计

设计验证验证电路的工作时序是否满足设计要求验证芯片最终工作性能是否满足预定指标：工作速度、功耗、成本时序分析把各模块转化为最终物理版图，并按照优化的原则互连为一个整体27HDL验证（Verification)验证：主要是检验用户的HDL设计是否实现了Spec.需要的功能

常用的验证EDA工具：

VCS(Synopsys），Modelsim（Mentor），NC（Cadence）Testbench

：对设计进行一系列的输入或者激励，然后有选择的观察响应激励与控制：输入端口设置，测试向量，测试模式设置，同步响应分析器和监测器：可以及时监控输出信号变化，可以判断输出信号是正确、合法、错误、非法等等。28综合（Synthesis)

综合：是将描述电路的RTL级HDL转换到门级的过程根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案综合EDA工具主要包括三个阶段：转换(Translation)、优化(Optimization)与映射(Mapping)转换阶段：将RTL用门级逻辑来实现，构成初始的未优化电路。优化与映射：对已有的初始电路进行分析，去掉电路中的冗余单元，并对不满足限制条件的路径进行优化，然后将优化之后的电路映射到由制造商提供的工艺库上常用的验证EDA工具：DesignCompiler（Synopsys)29综合工具原理30静态时序分析STA(StaticTimingAnalysis)

静态时序分析STA（StaticTimingAnalysis）:验证设计的时序是否正确的一种非常有效的方法STA工具的基本思想:在设计中找到关键路径关键路径是设计中决定芯片最大工作频率的信号传播路径STA工具可以分为三个基本步骤:

第一步是将电路网表看成一个拓扑图第二步是延迟计算。连线延时(netdelay)单元延时(celldelay)第三步是延迟计算：采用宽度优先查找法，找到关键路径

常用的时序验证EDA工具:PrimeTime（Synopsys)31静态时序分析工具原理拓扑结构

单元延时连线延时

32布局布线(PlaceandRoute)

布局布线:将前端提供的网表（netlist）实现成版图(layout)

常用的EDA工具：Encounter（Cadence）、Astro(Synopsys)33版图验证（LayoutVerification）DRC（DesignRuleCheck）：保证版图满足流片厂家的设计规则LVS（LayoutVersusSchematic）：证明版图与网表的一致性参数提取：提取版图的连线延时信息（RCExtract）常用的DRC/LVSEDA工具Mentor的CalibreSynopsys的HerculesCadence的Dracula

常用的参数提取EDA工具Synopsys的StarRCXT34CMOS集成电路设计主要驱动力

1、芯片的性能：处理数据的能力，功耗

2、芯片的价格：芯片的面积，封装成本，工艺成本

3、面向市场的时间:包括设计周期和制造周期35国内的集成电路设计水平和产业现状国内目前主要的IC设计企业：通信行业华为、中兴、大唐设计公司晶门科技手机LCD显示屏驱动芯片大唐微电子手机SIM卡芯片士兰微电子消费类芯片上海展讯北京中星微珠海炬力手机芯片移动多媒体芯片,Nasdaq上市Mp3等多媒体芯片,Nasdaq上市龙芯通用CPU36*国内设计生产的芯片占国内总需求的15%左右，目前国内从事集成电路设计工作的工程师大概在1.65万人。*芯片设计业的产值大概在350亿人民币。到2010年将达到100亿美金。*平均技术水平和国际先进水平差两代.企业弱小，还不具备同国外先进企业直接竞争的实力例如:

Intel公司2003年仅在R&D方面的投入就达42亿美元，而我国整个集成电路行业去年的销售额才351.4亿元人民币(数据来源：CCID)。人力资源成本较低在这些高端应用领域优势无法体现。因为高端领域的产品要求最先进的设计方法、EDA工具和制造工艺，相关的费用极高，例如0.18微米工艺的掩膜（mask）费用在25万美元左右，90纳米工艺中这一费用将达到上百万美元；又如Cadence公司的Encounter深亚微米IC设计平台单个运行许可（license）的费用在45万美元左右。

37国家重大战略部署国务院《国家中长期科学和技术发展规划纲要(二00六——二0二0年)》确定的十六个重大专项包括：核心电子器件、高端通用芯片及基础软件极大规模集成电路制造技术及成套工艺新一代宽带无线移动通信，大型飞机，等科技部《国家“十一五”科学技术发展规划》（以下简称《规划》）围绕国家发展的重大战略需求，《规划》提出的十三项“十一五”期间重大专项重点实施的内容和目标中，前三项均与信息产业有关。重大专项之一：核心电子器件、高端通用芯片及基础软件产品重大专项之二：极大规模集成电路制造装备及成套工艺重大专项之三：新一代宽带无线移动通信网信息产业“十一五”发展规划中，集成电路和软件也继续被列为重点发展领域。并将为政策立法38四、本课程概述1、集成电路设计的主要工作音频、静态图象、视频多媒体通信CDMA、WCDMA、CDMA200、GSM、PHSPC/网络PC、服务器、小型机、工作站、网卡、路由器接口USB、PS/2、RS232、PCI、并口、SPI、I2C显示驱动LCD、TFT-LCD、LED、OLED集成电路主要领域仪器仪表电力测量、压力测量集成电