《电路与电子技术仿真与实践》课件实验3.7 时序逻辑电路设计_第1页
《电路与电子技术仿真与实践》课件实验3.7 时序逻辑电路设计_第2页
《电路与电子技术仿真与实践》课件实验3.7 时序逻辑电路设计_第3页
《电路与电子技术仿真与实践》课件实验3.7 时序逻辑电路设计_第4页
《电路与电子技术仿真与实践》课件实验3.7 时序逻辑电路设计_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验3.7时序逻辑电路设计

数字电子技术实验一、实验目的1.掌握时序逻辑电路的设计方法。试用JK触发器74LS76与逻辑门电路实现一个模8的计数器，要求（1）当控制端K=“1”时，实现模8加法计数器；（2）当控制端K=“0”时，实现模8减法计数器。二、实验任务2.掌握利用集成触发器与逻辑门电路设计时序逻辑电路的基本方法。1.计算机及仿真软件Multisim10。三、实验设备四、实验原理及步骤74LS76引脚图2.

74LS76数字集成芯片、逻辑门、译码显示器。异步置“0”端：“0”,=“1”；Qn+1=“0”,异步置“1”端：“0”,=“0”；所以：用来初始化的，使得Qn置“0”或置“1”；初始化结束后，在正常工作时，将决不允许=“0”=“1”==74LS76JK触发器在CP下降沿时翻转低电平有效“1”时,“1”时,Qn+1=“1”,CPJKQn+1特点00Qn保持010置“0”101置“1”11Qn计数74LS76JK触发器功能表=“1”时=CP

在时序电路中任一时刻的稳态输出，不仅取决于当时的输入，还取决于电路原先的状态。时序逻辑电路1的特点：触发器与逻辑门实现时序逻辑电路的设计方法：1.写出由控制端K控制实现模8加、减计数器的状态转换图。0000000000010100111111101011000011111111举例：2.根据状态转换图确定触发器个数，并得出电路次态及输出卡诺图。由于计数长度为8，而8≤23,所以共需3个触发器由状态图可得触发器次态及输出卡诺图1110000100010111001101011011100001110010101000110001111000110110KQ2nQ1nQ0n3.分解为单变量卡诺图，得到状态方程。1001100110011001Q0n+1卡诺图0001111000110110KQ2nQ1nQ0nQ1n+1卡诺图10101010010101010001111000110110KQ2nQ1nQ0nQ2n+1卡诺图10000111110100100001111000110110KQ2nQ1nQ0n

4.将触发器特性方程与所求状态方程对比，得到驱动方程。J0=K0=“1”对于JK触发器

CP

得到驱动方程为

5.画出电路图（略）五、实验报告要求

2.完成字型的正确变化过程的表格记录(CP接1Hz脉冲)。1.根据上述原理自行设计通过译码显示器显示、实现模8加、减计数器的逻辑电路图，并根据设计程序，写出设计过程。4.根据测试数据，得出结论。完成思考题。

3.用仿真软件仿真时可使用仪器库中的逻辑分析仪记录输入CP与

～

的波形(CP接1kHz脉冲)。六、注意事项用仿真分析软件仿真时，可选择译码器与显示器已联好的

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论