基于ARM Cortex-M4的MCU设计方案

基于ARMCortex-M4的MCU设计方案虽然微控制器（MCU）领域的许多主要参与者已经转向基于ARM的CPU内核，例如用于通用应用的Cortex-M3和Cortex-M0，但同样的趋势现在正在数字信号控制器（DSC）MCU集成以DSP为中心的功能的领域。意法半导体（ST）、德州仪器（TI）、飞思卡尔、爱特梅尔和恩智浦半导体都发布了基于ARMCortex-M4内核的产品。IC制造商面临的挑战是使他们的DSC与众不同，同时还提供由广泛使用和支持的指令集实现的简化软件开发周期的好处。对新兴DSC的研究将说明基于Cortex-M4的DSC参与者的技术差异化和营销策略。Cortex-M4是ARM以MCU为中心的最高性能内核。该内核与广泛使用的Cortex-M3直接兼容，但增加了显着的数学能力。M4包括单周期、16位和32位乘法累加（MAC）硬件。此外，内核还集成了单指令多数据（SIMD）执行单元。SIMD模块可以在一个周期内并行执行四个8位或两个16位加法或减法运算。与M3内核一样，浮点单元（FPU）是可选的，由MCU/DSC制造商决定是否包含。我们将在这里几乎可以互换使用术语MCU和DSC，因为所有DSC都是按定义定义的MCU，尽管相反的情况肯定不正确。到目前为止，飞思卡尔、NXP和ST在Kinetis市场上都有基于Cortex-M4的产品，LPC4300和STM32F4系列。由于所有CPU内核都是相同的，因此只有时钟速度会区分内核性能。但是请记住，MCU，或者在这种情况下是DSC，实际上是一个集成了外围设备的片上系统，在大多数情况下，还有内存。每个制造商如何围绕CPU集成功能肯定会影响系统级性能并将特定产品用于特定应用程序。Cortex-M4目标应用通常，所有制造商都将面向计算性能的应用程序确定为其DSC的目标。示例包括高端音频和电机控制应用。虽然基于M3的MCU可以使用软件库处理一些DSP应用，但M4DSC包含加速这些功能所需的硬件。飞思卡尔率先推出基于M4的DSC，其策略有点独特。该公司没有提供基于M3的MCU，而是选择直接迁移到M4。其他公司将M3用作低于M4的低性能平台。飞思卡尔选择专注于M4并追求规模经济战略，制造更少的MCU架构。飞思卡尔工业微控制器部门营销总监JeffBock说：“没有FPU的M4与M3之间的成本差异很小。因此，您可以在整个产品组合中获得DSP指令。”Bock正在解决制造成本问题，最终支持单一架构的物流优势增加了成本节约。飞思卡尔能够推行其战略的一个原因是，Kinetis尽早转向90纳米制造。其他公司也在使用90nm工艺，并且清楚地看到了多种架构的好处。ARMCPU演进ST在推出STM32F4产品线（入门/开发套件）时采用了最传统的ARM内核演进方法。此外，该公司可能在STM32F4、F2、F1和L1中拥有最广泛的基于ARM的产品组合系列。该公司将基于Cortex-M3的L1系列称为超低功耗系列，时钟频率最高可达32MHz。F1主流系列包括基于Cortex-M0和-M3内核的MCU。Hi-PerformanceF2系列基于M3，目前最高频率为128MHz，而F4Hi-Performance&DSP系列目前最高频率为168MHz。整个STCortex产品组合包括250多种型号，采用各种封装，管脚数从36到176不等。但是，产品组合上下都有管脚和软件兼容性。例如，在兼容的64引脚封装中，您可以从4个STM32系列的产品中进行选择，这些产品具有16KB到1MB的集成闪存。这为设计团队提供了广泛的灵活性，可以使用单个PCB设计开发具有可扩展功能集的产品系列。与此同时，恩智浦在其首款基于M4的产品中引入了一个有趣的问题，同时仍将支持DSP的架构作为其基于M3产品的引脚兼容升级。目前，LPC4300系列的所有成员都集成了M4内核和M0内核（图1）。NXP微控制器产品营销经理GordonCooper指出，“我们首先做了困难的事情”，指的是在单个芯片上集成双核。恩智浦报告称，它将提供基于M4的DSC，而不再提供M0。

图1：NXPSemiconductorsLPC4300DSC系列集成了支持ARMCortex-M4DSP的内核和可管理数据移动的Cortex-M0内核。虽然设计团队可以将两个内核都用于计算任务，但恩智浦设想了一种使用模型，其中M0内核更像是典型MCU上的外围设备。例如，M0内核可以实现完整的USB或以太网接口，从M4卸载所有处理要求。芯片首先启动M4内核，然后M4依次启动M0内核。Cooper补充说，NXP假设M4将成为典型应用中的主机，但早期客户正在使用该配置以及M0在启动后充当主机角色的设计。例如，某些应用程序仅偶尔需要DSP或其他面向性能的计算能力。设计可以在不需要其功能时定期禁用M4内核并实现更低的系统功耗。内存架构谈到其他差异化领域，记忆是一个重要的领域。例如，意法半导体就强调了其自适应实时（ART）内存加速器的重要性（图2）。ST开发的架构通过最小化等待状态来最大化性能，即使CPU时钟速度大大超过了通常用于MCU中代码存储的集成闪存的读取周期时间。

图2：STMicroelectronics开发了自适应实时内存加速器（ART加速器），通过缓存定期访问的分支目标的内容来缓解闪存的性能限制。ST产品营销经理StuartMcLaren指出，Flash以128位宽的块进行组织。由于32位M4还支持Thumb和Thumb-216位指令集，因此内存中通常混合使用32位和16位指令。McLaren指出，一次内存读取会提供四到八条指令，因此当处理器顺序执行指令时，它不会等待状态。当处理器在代码中进行分支或由中断指示的分支时，会出现问题，处理器将导致等待状态以从Flash加载新指令行。ART包括64个128位的分支缓存来处理大多数此类事件。这个概念与微处理器如何使用高速缓存相反。高端微处理器大部分时间从缓存执行以避免等待状态。ART仅使用缓存来减轻对分支的惩罚。ST已发布的基准测试表明，在当前最大168MHz时钟速率及更高的时钟频率下，基本上零等待状态的性能。McLaren说：“我们相信ART加速器是高效的，并且基准数据支持这一点。”ART加速器部署在F2和F4STMCU产品线上。目前，可用的F4处理器包括STM32F405和STM32F407产品。这些功能包括支持高速（280Mbps）和On-The-Go（OTG）操作的双USB端口。DSC包括三个A/D转换器（ADC）和双D/A转换器（DAC）。STM32F407增加了以太网支持、摄像头接口和其他功能。目前，恩智浦不提供任何基于M4的集成闪存的DSC。当前的LPC4330和LPC4350都不是MCU或即将推出的部件包括Flash。相反，恩智浦集成了它所谓的四线SPI闪存接口（SPIFI-发音为spiffy），它为外部SPI串行闪存提供了一个四线接口。据NXP的Cooper称，外部存储器允许设计团队选择应用所需的确切内存量，从而优化成本。他指出，M4的许多富媒体应用将需要更多的内存，这些内存在任何情况下都可以集成在芯片上。Cooper补充说，根据代码的不同，外部存储器架构可以提供60%的零等待状态性能。尽管如此，恩智浦最终还是会推出集成闪存的型号。Cooper指出，其基于M3的闪存产品使用256位接口来最大限度地减少等待状态。最终，设计团队必须在成本、功耗、占位面积和其他特性方面平衡选择带闪存的MCU和带外部闪存的设计。同步数据传输飞思卡尔确实在其当前可用的KinetisK10、KinetisK20、KinetisK30、KinetisK40和KinetisK60MCU以及即将发布的K50和K70DSC上集成了Flash。Bock表示，飞思卡尔使用推测性获取等技术来优化性能。他还说，“更重要的是一次做不止一件事的能力”，这意味着能够同时在外围设备、内存和内核之间移动数据。飞思卡尔在其Kinetis系列中集成了3x3或4x4交叉开关。例如，该矩阵将允许内核在数据移入和移出芯片以及外设和片上存储器之间同时获取指令。ST和NXP吹捧类似的功能。例如，基于STM4的MCU采用ARMAMBA（高级微控制器总线架构）高性能总线（AHB），旨在链接外设和片上存储器。图3描绘了ST所称的多AHB总线矩阵，该矩阵本质上是一种交换结构，具有CPU、DMA控制器、以太网和USB，都具有总线主控功能。图中不同颜色的数据流都可以并行发生。所描绘的示例包括CPU获取指令和数据以及解码存储在RAM中的音频数据。DMA控制器同时输出解码的音频和图形图像。

图3：基于STMicroelectronicsCortex-M4的MCU上使用的Multi-AHB总线矩阵允许在CPU内核、内存块和外设之间同时移动数据。NXP的LPC4300系列必须增加对第二个CPU内核以及外围设备和外部存储器的通信支持。该设计依赖于分段内存，允许两个内核私有访问资源以及专用的处理器间通信块。利用双核显然，DSC制造商正试图平衡处理器性能、内存访问速度和数据移动。NXP使用额外的内核来分散处理负载，进一步提高同时操作的能力。Cooper使用一个音频示例来说明这些功能（图4）。

图4：在基于NXPSemiconductorsLPC4300系列MCU的音频应用中，Cortex-M4内核处理音频处理，而Cortex-M0内核运行USB堆栈读取数据流并通过串行接口输出处理后的数据。DSC中的M4内核当然可以处理运行USB堆栈和音频处理的任务。然而，Cooper表示，USB处理会影响M4的音频带宽。他说典型的M4CPU可以处理高质量的2声道音频，但通过将USB处理转移到M0内核，Cooper说LPC4300DSC可以处理7.1声道音频。Cooper说：“M0完全有能力完成任何数据处理任务。”除USB外，典型用途还包括可编程I2C和I2S外设。实际上，音频示例使用I2S功能来输出处理后的流。外设目标应用程序DSC难题的最后一块是外围组合。对于NXP，M0内核就是其中的一部分。此外，M0内核可以与串行通用IO（SGPIO）模块一起使用，以创建前面提到的接口，并利用集成移位寄存器生成复杂的数据模式，而对内核CPU周期的影响很小。NXP还在其LPC4330和LPC4350DSC上集成了USB物理接口（PHY），而许多MCU和DSCUSB实施需要外部PHY。上述两种IC还包括以太网支持，后者增加了LCD控制器。飞思卡尔认为，在Kinetis系列中实施的模拟外设集使其产品与众不同。例如，该系列包括16位ADC，而其他供应商最多提供10位或12位ADC。飞思卡尔还提供12位DAC、可编程增益放大器（PGA），并支持触摸感应应用。另一个主要差异领域是集成FPU的选择。ST和NXP的基于M3的产品在某些情况下省略了FPU，目前在所有基于M4的产品上都包含FPU。这些公司假设客户会为以数学为中心的应用选择M4内核，因此会想要FPU。飞思卡尔在产品线的上下游提供带和不带FPU的KinetisDSC版本。飞思卡尔的Bock表示，与DSP功能不同，即使在90nm工艺中，FPU在硅面积、成本或功耗方面也不是微不足道的。飞思卡尔还提供低泄漏唤醒单元，可扩展M4内核固有的操作模式。FPU的省略和低功耗模式共同导致DSC在以32kHz运行时可以使用纽扣