《电子技术项目化教程》 课件 项目六 多路抢答器电路的设计与测试

项目六

多路抢答器电路的设计与测试学习目标：知识目标：

熟悉典型的编码器、译码器集成电路引脚功能及使用方法。

了解数据选择器和分配器的基本原理和使用方法。技能目标：

能够根据逻辑功能及特性选用和代换集成电路。

能够进行中规模集成电路设计。2项目背景：抢答器主要由抢答开关阵列、优先编码器、锁存器、七段译码器、七段数码显示器和解锁电路等组成。其中优先编码器用于判断抢答选手的编号；锁存器对编号进行锁存，禁止其他选手抢答；七段译码器和七段数码显示器用于在数码管上显示抢答选手的编号；解锁电路用于在下一轮抢答开始时通过按键解锁电路，使之恢复到允许抢答的状态。抢答器组成框图如图6-1所示。3图6-1抢答器组成框图任务6.1编码器逻辑功能测试4任务分析：在日常生活中，编码随处可见，例如，为学生分配学号，为手机用户分配不同的手机号码等都是编码。能够实现编码的电路称为编码器。在数字电路中，一般采用二进制编码。编码器就是一种能够将各种数码、符号转换成二进制数输出的器件。计算机的输入设备键盘中就含有编码器，按下一个键就会产生一个对应的二进制数输入计算机中。常见的编码器包括普通编码器和优先编码器。本任务通过介绍一些常见的编码器，来讲解编码器的相关知识。任务6.1编码器逻辑功能测试5知识链接：6.1.1编码器6.1.2优先编码器6.1.1编码器6在普通编码器中，任一时刻只允许一个编码信号输入，否则输出将会发生混乱。即编码器有若干个输入时，在某一时刻只有一个输入信号被转换为二进制数。假设一个编码器有N个输入端和n个输出端，则输出端与输入端之间应满足关系N≤2n。因为二进制只有0和1两个数码，所以n位二进制数最多可以表示2n个值。例如：8线-3线编码器有8个输入、3位二进制数(23)输出10线-4线编码器有10个输入、4位二进制码(24)输出。71．8线-3线编码器的真值表编码器8个输入表示0～7八个不同工作状态，分别用I0～I7表示，当输入某一状态时用高电平1表示，其他未输入状态用低电平0表示。3个输出表示输入状态对应的3位二进制数，分别用Y0、Y1、Y2来表示。根据每次只允许输入一个编码信号的要求，可以得到编码器对应的真值表如表6-1所示。6.1.1编码器I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011116.1.1编码器82．根据8线-3线编码器真值表得到对应的输出逻辑函数表达式输出逻辑函数表达式：适当利用无关项，对上述输出的逻辑函数表达式进行化简，得6.1.1编码器93．搭建编码器逻辑电路根据化简后的逻辑函数表达式画出逻辑电路图，如图6-2(a)所示。图6-2(b)为其符号。图6-28线-3线编码器逻辑电路图和符号6.1.1编码器10若选择用与非门器件来搭建编码器电路，需用摩根定律将上式转换成与非式，有此时搭建的编码器逻辑电路如图6-3(a)所示。图6-3(b)为其符号。图6-38线-3线编码器与非门逻辑电路图和符号6.1.2优先编码器11优先编码器允许几个编码信号同时输入，但只对优先级最高的进行编码。在设计优先编码器时，已经将所有的输入信号按优先级排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级最高的输入信号编码，优先级低的信号则不起作用。通常以输入信号的脚标为序，脚标最大的输入信号优先级最高。例如，同时输入I6和I4信号，I6的优先级高于I4，优先编码器仅对I6编码，I4取值对编码器没有影响，在列真值表时用“×”表示。6.1.2优先编码器121．优先编码器74LS148优先编码器以标准IC形式提供，TTL74LS148是一个8线-3线优先编码器，具有8个低电平有效(逻辑0)输入，并输出优先级别最高的输入对应的3位二进制码。其实物及引脚图如图6-4所示。图6-474LS148优先编码器实物及引脚图6.1.2优先编码器13优先编码器74LS148的真值表如表6-3所示。输入变量输出变量1××××××××11111011111111111010×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×011111111010001111111111106.1.2优先编码器142．74LS148功能扩展利用选通输入信号

、选通输出信号

和扩展输出信号

三个特殊功能信号可以将编码器灵活扩展。例如，用两片74LS148可以将8线-3线优先编码器扩展为16线-4线优先编码器，如图6-5所示。图6-5两片74LS148组成16线-4线优先编码器任务6.1编码器逻辑功能测试15任务实施：任务目标(1)熟悉优先编码器74LS148的引脚和逻辑功能，掌握其测试方法。(2)能够将两片74LS148扩展成一个16线-4线优先编码器。设备要求(1)PC一台。(2)Multisim软件。16实施步骤1．测试74LS148的逻辑功能(1)打开Multisim软件，按图6-6连接仿真测试电路。图6-674LS148逻辑功能仿真测试图17(2)将(EI)接高电平，改变输入信号

～(D0～D7)的状态，观察输出信号(A2～A0)、(EO)和(GS)状态的变化情况，并将观察结果记录到表6-4中。(3)将(EI)接低电平，改变输入信号

～(D0～D7)的状态为全部高电平，观察输出信号(A2～A0)、(EO)和(GS)状态的变化情况，并将观察结果记录到表6-4中。171××××××××11111011111111111010×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×01111111101000111111111110184)将(EI)接低电平，按照表6-4改变输入信号

～(D0～D7)的状态，观察输出信号(A2～A0)、(EO)和(GS)状态的变化情况，并将观察结果记录到表6-4中。通过以上测试可以得到结论：

。192．74LS148扩展功能测试(1)打开Multisim软件。(2)根据图6-7在Multisim上进行电路连接，并验证功能。(3)改变输入信号

～(U1和U2的D0～D7)的状态，观察输出信号状态的变化情况，并记录观察结果。图6-774LS148扩展功能仿真测试图任务6.2译码器逻辑功能测试20任务分析：编码器能够将各种数码、符号转换成二进制数输出，译码器的功能刚好与编码器相反。译码器能够将输入的二进制数“翻译”成其对应的含义，以不同的输出状态输出。译码器是一类多输入、多输出的组合逻辑电路器件，可以分为变量译码器和显示译码器两类。本任务通过介绍一些常见的译码器，来讲解译码器的相关知识。任务6.2译码器逻辑功能测试21知识链接：6.2.1变量译码器6.2.2显示译码器6.2.1变量译码器22变量译码器是一种由较少输入变为较多输出的器件，常见的有n线-2n线译码器(如3线-8线译码器)和8421BCD码译码器两类。1．3线-8线译码器3线-8线译码器，有3个输入变量(构成一个3位二进制数)和8个输出变量(分别表示8种不同状态与某一个3位二进制数对应)。假设三个输入变量分别为A0、A1、A2，8个输出变量分别为Y0、Y1、…、Y7。根据输入与输出的关系，可以列出其对应的真值表，如表

6-6所示。6.2.1变量译码器23A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001表6-63线-8线译码器真值表6.2.1变量译码器24根据真值表可得其逻辑表达式为从以上逻辑表达式可以看出，3线-8线译码器是一种能够输出全部最小项的电路。

6.2.1变量译码器25根据表达式画出逻辑电路图，如图6-8所示。图6-83线-8线译码器逻辑电路图6.2.1变量译码器262．译码器74LS13874LS138是常用的3线-8线译码器集成电路芯片，具有3个高电平有效(逻辑1)的输入端，和8个低电平有效(逻辑0)的输出端。其实物及引脚图如图6-9所示。图中

为优先编码器的输入信号(高电平有效)；

～

为输出信号(低电平有效)；

为选通控制输入信号(高电平有效，

低电平有效)。图6-974LS138实物及引脚图6.2.1变量译码器27译码器74LS138真值表如表6-7所示。输入变量输出变量+0××××11111111×1×××11111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111106.2.1变量译码器28根据真值表，当

，

时，对应的输出逻辑表达式为

6.2.1变量译码器29根据表达式可以画出逻辑电路图，如图6-10所示。图6-1074LS138逻辑电路图由逻辑表达式和逻辑电路图可以看出，输出变量是三个输入变量的全部最小项取非后的译码输出，所以这种译码器也称为最小项译码器。由最小项译码器可以构成不同最小项组成的逻辑函数，因此74LS138可以作为逻辑函数产生器使用。6.2.1变量译码器30

6.2.1变量译码器31

图6-12用两片74LS138扩展成4线-16线译码器6.2.1变量译码器32

6.2.1变量译码器33

CBA000D11111110011D11111101011D11111011111D11111001111D11110111111D11110111111D11111111111D表6-774LS138构成的数据分配器功能真值表6.2.2显示译码器34数字显示电路一般是由译码器、驱动器和显示器组成，如图6-14所示。在数字电路中，经常需要将用二进制表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来，这就需要用到显示译码器。显示译码器能够将二进制数转换成对应的七段码，一般可分为驱动发光二极管(LED)的显示译码器和驱动液晶显示器(LCD)的显示译码器两类。图6-14数字显示电路组成6.2.2显示译码器351．显示器件在数字电路中使用最多的显示器件是七段数码管。七段数码管是由七段条形发光二极管按照一定方式组合而成的，利用不同组合可以显示0～9这10个数字。6.2.2显示译码器362．显示译码器显示译码器可以驱动七段数码管显示出数字0～9，10个数字对应10种不同状态，用4位二进制数来表示，再结合LED发光的特点(以共阴极为例)，即可得到其真值表，如表

6-9所示。A3A2A1A0abcdefg字形0000111111000001011000010010110110120011111100130100011001140101101101150110101111160111111000071000111111181001111101196.2.2显示译码器37A3A2A1A04位二进制数可以表示16种不同的状态，用于显示数字0～9时，只用到了10种，其他6种状态相当于无关项。由此可以得到显示译码器各输出变量对应的逻辑表达式如下：

6.2.2显示译码器38根据逻辑表达式，即可选择相应的门电路来构建显示译码器。74LS48芯片是一种常用的七段数码管译码驱动器，通常与共阴极LED数码管配合使用。图6-1674LS48的引脚排列6.2.2显示译码器3974LS48显示译码器的逻辑功能真值表如表6-9所示。A3A2A1A0abcdefg字形1110000111111001×10001011000011×10010110110121×10011111100131×10100011001141×10101101101151×10110101111161×10111111000071×11000111111181×1100111110119××0××××0000000全灭10000000000000全灭0×1××××1111111全亮6.2.2显示译码器40

任务6.2译码器逻辑功能测试41任务实施：任务目标(1)熟悉译码器74LS138的引脚和逻辑功能，掌握其测试方法。(2)能够将显示译码器74LS48和共阴极数码管连接成译码显示电路并测试。设备要求(1)PC一台。(2)Multisim软件。任务6.2译码器逻辑功能测试42实施步骤1．测试74LS138的逻辑功能(1)打开Multisim软件，按图6-17连接仿真测试电路。图6-1774LS138仿真测试图任务6.2译码器逻辑功能测试43(2)当G1、～G2A、～G2B全接高电平时，输出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0的电平分别是

，74LS138

(能/不能)正常译码。(3)当G1、～G2A、～G2B全接低电平时，输出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0的电平分别是

，74LS138

(能/不能)正常译码。(4)当G1=1，且～G2A=～G2B=0时，若输入CBA=000时，则输出

为低电平；当输入CBA=100时，输出

为低电平；当CBA=111时，输出

为低电平。此时74LS138

(能/不能)正常译码。结论：74LS138的输出

(高电平/低电平)有效。要想使74LS138正常译码，则G1、～G2A、～G2B分别应置

(1、0、0/0、1、1/0、0、1)。任务6.2译码器逻辑功能测试442．测试74LS48逻辑功能(1)打开Multisim软件，按图6-18连接仿真测试电路。图6-1874LS48仿真测试图任务6.2译码器逻辑功能测试45(2)当灯测试输入端

接低电平时，输出端OA～OG的电平分别是

，则数码管显示为

。此时若改变其他使能端

、

及输入端DCBA的值，则数码管的显示

(变化/不变化)。分析与思考：当=0时，无论其他输入端的状态如何变化，74LS48输出端OA～OG状态全为

(0/1)，74LS48驱动数码很容易显示字形的所有笔画

(亮/灭)。(3)当灯测试输入端

接高电平、

接低电平时，输出端OA～OG的电平分别是

，则数码管显示为

。此时，改变使能端

及输入信号DCBA的值，数码管的显示

(变化/不变化)。分析与思考：当1、=0时，无论其他输入端的状态如何变化，74LS48的输出端OA～OG状态全为

(0/1)，74LS48驱动数码很容易显示字形的所有笔画

(亮/灭)。任务6.2译码器逻辑功能测试46(4)当

、

接高电平，而

接低电平(74LS48正常使能)，输入DCBA为1000时，数码管输出端OA～OG的电平分别是

，使得数码