第三章大规模集成电路基础课件

第三章大规模集成电路基础3.1半导体集成电路概述3.2双极集成电路基础3.3MOS集成电路基础3.4BiMOS集成电路基础3.1半导体集成电路概述集成电路（IntegratedCircuit，IC）芯片（Chip,Die）硅片（Wafer）集成电路的成品率：Y=硅片上好的芯片数硅片上总的芯片数100%成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要。集成电路发展的原动力：不断提高的性能/价格比集成电路发展的特点：性能提高、价格降低集成电路的性能指标：集成度速度、功耗特征尺寸可靠性主要途径：缩小器件的特征尺寸增大硅片面积功耗延迟积集成电路的关键技术：光刻技术(深紫外光DUV：157nm

–

250nm)缩小特征尺寸：0.25mm→0.18mm→

0.13mm增大硅片直径：8英寸→

12英寸→

16英寸亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决新的超细线条光刻技术：

EUV（甚紫外线光刻：11nm

–

14nm）SCAPEL(BellLab.的限角度散射电子束投影曝光技术)X-ray（X射线光刻：<10nm

）集成电路的制造过程：

设计工艺加工测试封装定义电路的输入输出（电路指标、性能）原理电路设计电路模拟布局考虑寄生因素后的再模拟原型电路制备测试、评测产品工艺问题定义问题不符合不符合集成电路产业的发展趋势：独立的设计公司（DesignHouse）无晶圆公司（Febless）独立的制造厂家（Foundary晶圆代工厂）集成电路类型：数字集成电路、模拟集成电路数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、镜像电流源（电流镜）、转换器、滤波器、反馈电路等3.2双极集成电路基础有源元件：双极晶体管无源元件：电阻、电容、电感等3.2.1集成电路中的双极晶体管电学隔离的必要性和方法

方法：反向PN结隔离、全介质沟槽隔离、等平面PN结－介质混合隔离、场氧隔离不依靠外加电源(直流或交流)的存在就能独立表现出其外特性的器件就是无源器件。之外就是有源器件。

2.双极晶体管的结构第一步：用PN结隔离二极管与衬底第二步：用氧化物（SiO2）把每一个三极管在横向上相互隔离结构的缺点：收集区（C）电阻大，因而三极管的电学特性差。解决方法：增加两个N＋区

一个是埋层的N＋区，减少收集区的横向电阻。另一个是在收集极接触下面形成一个N＋区，减少收集极串联电阻具有埋层结构的NPN双极晶体管：具有PN结环隔离的NPN双极晶体管：PN结隔离环的宽度比氧化物环宽，且电容也较大，近年来已不常用。3.2.2双极型数字集成电路基本单元：逻辑门电路双极逻辑门电路类型：电阻-晶体管逻辑(RTL)二极管-晶体管逻辑(DTL)晶体管-晶体管逻辑(TTL)：中等速度，门延迟＜10ns，LSI集成注入逻辑(I2L)：速度慢，但集成度高，LSI发射极耦合逻辑(ECL)：速度最快，内部延迟＜100ps，高功耗，每芯片几千门

/中央主机标准的54/74（T1000）系列TTL与非门Q1起放大作用。Q2起倒相作用：给Q3、Q4提供两个相位相反信号。使二者总处于一个导通而另一个截止的状态。特点：输出电阻低，能输出较大电流，驱动能力强。

输出低电平VOL≈0.3V，输出高电平VOH≈3.5VTTL电路：集成注入（合并晶体管）逻辑：在NPN晶体管（T2）的基极接有PNP晶体管（T1）作为恒流源，采用公共发射区，集成多个NPN晶体管反相器的基本电路。特点：无需隔离，结构紧凑，不用电阻，集成度高（约120～200门/mm2，是TTL电路的10倍），功耗低，但开关速度较低，抗干扰能力差。有改进型，用于LSI。I2L电路：双极型差分放大电路：1.当VA＝VB，根据对称性：VP＝VQ2.当VA＞VB，左支路电流上升，右支路电流下降∴VQ增大；VP下降3.当（VA－VB）

≥＋4kT/q（约100mV）时，所有电流都流过左支路∴VQ→VCC，而VP→VCC－I0RL4.当（VB－VA）≥＋4kT/q时，所有电流都流过右支路∴VP→VCC，而VQ→VCC－I0RL定义：输出VCC时为逻辑1输出VCC－I0RL时为逻辑0ECL电路：ECL或非门原理图完整的ECL或非门电路在输出VOR和VNOR都加上一低阻抗的发射极跟随电路，使其能驱动较大负载。此外，所加电源通常为0V和－VSS

优点：开关速度快

缺点：需保持一定的I0和IREF，因而有较大功耗（几百微安每门）3.2.3双极型模拟集成电路一般分为：1.线性电路（输入与输出呈线性关系）如：运算放大器、直流放大器、音频放大器、中频放大器、宽带放大器、功率放大器２.非线性电路:对数放大器、调制或解调器、各种信号发生器３.接口电路：如A/D转换器、D/A转换器、外围驱动电路、显示驱动电路等3.3.1集成电路中的MOSFETN沟MOS管结构的截面图和顶视图3.3MOS集成电路基础基本电路结构：MOS器件结构2.采用场氧化层隔离的CMOS管的电路结构基本电路结构：CMOSVi输入低电平，只有PMOS导通，VO＝VDD（逻辑1）Vi输入高电平，只有NMOS导通，VO＝VSS（逻辑0）3.3.2MOS数字集成电路

基本单元：MOS开关、MOS反相器MOS开关注：逻辑1：高电平逻辑0：低电平当VG－

VI＞VT（即VI＜VG－VT）：NMOSFET导通，VO＝VI当VG－

VI≤VT（VI≥VG－VT）：NMOSFET输出端被夹断！当VO

≥VG－VT

：NMOSFET输出端也被夹断！

VO＝VG－VT，存在阈值损失！例：VT＝0.7VVG＝5V2.反相器输出信号与输入信号反相，执行逻辑“非”的功能，即：分为两种：静态反相器；动态反相器驱动元件：一般为MOSFET负载元件：电阻负载增强型负载耗尽型负载MOS静态反相器的一般形式：有比反相器；无比反相器为保证VOL足够低，RON和REL要保持必要的比例：有比反相器有比反相器：REL：负载元件的等效电阻RON：驱动管的导通电阻无比反相器：负载MOSFET驱动MOSFET交替导通，不需两晶体管保持一定的比例：无比反相器评价CMOS反相器性能的主要指标有：1.输出高电平2.输出低电平3.反相器阈值电压4.直流噪声容限5.直流功耗6.瞬态特性7.芯片面积8.工艺难度和兼容性9.稳定性和瞬态功耗等噪声容限：数字电路的阈值与输入信号或输出信号电压电平的差值。3.开关串/并联的逻辑特性1）串联G＝G1●

G2“与”2）并联G＝G1＋G2“或”4.传输门与逻辑输出有“0”、“1”、“U”（不定状态）三种可能5.存储器1）只读存储器（Read-Only-Memory，简称ROM）

只能读取数据，无法改变存储内容。2）随机存取存储器（Random-AccessMemory，简称RAM）

可随时将外部信息写入任一存储单元，并可随意读取任一存储单元的信息，但断电后，存储信息丢失。3）可编程只读存储器（ProgrammableRead-Only-Memory，简称PROM）

使用时与ROM一样，但可改写存储数据，存储新的内容。

例：CMOS反相器Vi输入低电平，只有PMOS导通，VO＝VDD（逻辑1）Vi输入高电平，只有NMOS导通，VO＝VSS（逻辑0）3.3CMOS集成电路3.3CMOS集成电路CMOS开关

单沟道MOS开关在高电平时，存在阈值损失。对负载电容充电时，输出电压上升速度较慢。VGN与VGP是反相的CMOS开关的直流传输特性2.CMOS开关由一对互补MOSFET组成的CMOS反相器1）当VI＝VDD时，NMOSFET导通，PMOSFET截止

VO＝0下拉管2）当VI＝0时，PMOSFET导通，NMOSFET截止

VO＝VDD

上拉管3.静态CMOS逻辑门与非门或非门与非门：1）A1、A2有一个为0，或都为0，至少有P管导通，输出逻辑1。2）A1、A2都为1，N管导通，输出逻辑0。或非门：1）A1、A2都为0，P管导通，输出逻辑1。2）A1、A2有一个为1，或都为1，N管导通，输出逻辑0。小结：双极晶体管基区(Base)，基区宽度Wb发射区(Emitter)收集区(Collector)NPN，PNP共发射极特性曲线放大倍数、特征频率fT小结：MOS晶体管沟道区(Channel)，沟道长度L，沟道宽度W栅极