数字逻辑与数字系统5-2

数字逻辑与数字系统湖南科技大学计算机科学与工程学院主讲：余庆春Email：fishhead_516@126.com本章内容第五章触发器（1）具有记忆功能的逻辑部件——触发器的特点（2）基本RS触发器工作原理（3）各种触发器的符号、逻辑功能及描述（4）边沿D触发器和JK触发器的特性方程和使用方法数字逻辑与数字系统湖南科技大学计算机科学与工程学院第五章触发器5.3触发器的触发方式1.电平触发方式指时钟脉冲信号控制触发器工作的方式；触发器数据的输入和状态的转换都发生在时钟CP=1期间，即CP=1有效。基本RS、D、JK、T触发器的触发方式均为为电平触发式电平触发器的共同缺点是存在空翻

数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器2.脉冲触发方式主从SR触发器QQ&SRCP&&&&&&&1G1G2G3G4G7G6G5G7QmQm主触发器从触发器1S1RQQ1S1RQmQm1RSCPCP逻辑图1SC11RQQ逻辑符号数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器2.脉冲触发方式主从SR触发器QQ&SRCP&&&&&&&1G1G2G3G4G7G6G5G7QmQm主触发器从触发器由两个同步RS触发器组成主从RS触发器。主触发器接收信号，其状态直接由输入信号决定，从触发器的输入与主触发器的输出相连，其状态由主触发器的状态决定。从触发器的输出状态为主从触发器的状态。数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器2.脉冲触发方式主从SR触发器QQ&SRCP&&&&&&&1G1G2G3G4G7G6G5G7QmQm主触发器从触发器（1）主触发器由CP控制，从触发器由CP控制

（2）CP=1：主触发器工作，钟控RS→Qm

、Qm

CP=0：从触发器禁止状态（不工作），Q、Q保持原状态

（3）CP由1→0，主触发器禁止状态，Qm

、Qm

保持原状态

CP由0→1，从触发器工作，钟控Qm、Qm→Q、Q

在CP的一个周期内，CP=1期间接收信号，CP由1→0（下降沿）翻转（Q状态可改变），且Q与Q只能翻转一次，克服发空翻现象。

电路特点数字逻辑与数字系统湖南科技大学计算机科学与工程学院（1）当CP=0时，CP=1。在CP=0期间，RS触发器的输出状态始终不会变，即Qn+1=Qn。

（2）当CP由0跳变到1之后，即CP=1，CP=0。主触发器被打开接收R、S信号，使Qm＇和Qm获得一个新状态。但从触发器被封锁，所以输出端Q、Q保持原来状态不变。

（3）当CP由1下降为0时，CP变为0，CP变为1，这时主触发器被封锁，从触发器打开，接收在CP=1时，主触发器存储的信号，使从触发器的输出状态变化。

QQ&SRCP&&&&&&&1G1G2G3G4G7G6G5G7QmQm主触发器从触发器工作原理数字逻辑与数字系统湖南科技大学计算机科学与工程学院显然：从特征表中可知，与钟控RS触发器相同。但注意：钟控RS为CP=1间有效，主从RS为CP=1→0有效

主从RS触发器的特性方程为

（约束条件）

(CP下降沿有效)

特性表与特征方程主从SR触发器数字逻辑与数字系统湖南科技大学计算机科学与工程学院显然：主从R-S触发器输出状态的改变，发生在CP的负向跳变时刻，即CP时钟的下降沿（CP=1→0）。CPSRQSR

Qn+100011011不变0（同S）1（同S）不定主从RS触发器状态转换图同钟控RS触发器

初始状态为Q=0

波形图数字逻辑与数字系统湖南科技大学计算机科学与工程学院注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0.为了使主从SR触发器在S＝R＝1时也有确定的状态，则将输出端Q和Q

反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。主从SR触发器主从JK触发器2.脉冲触发方式数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器2.脉冲触发方式主从JK触发器QQ&JKCP&&&&&&&1G1G2G3G4G7G6G5G7QmQm主触发器从触发器1JC11KQQ逻辑符号数字逻辑与数字系统湖南科技大学计算机科学与工程学院01F主打开F主状态由S'、R'决定，接收信号并暂存。F从封锁F从状态保持不变。01CPCP011RS

CIF从QQQ

CIF主JK工作原理主从JK触发器10状态保持不变。F从打开F主封锁0CP01CP0101RS

CIF从QQQ

CIF主JK从触发器的状态与主触发器状态一致。工作原理主从JK触发器数字逻辑与数字系统湖南科技大学计算机科学与工程学院CP01010设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=11RS

CIF从QQQ

CIF主JK1110主从JK触发器分析JK触发器的逻辑功能数字逻辑与数字系统湖南科技大学计算机科学与工程学院01010(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001主从状态一致状态不变01分析JK触发器的逻辑功能1RS

CIF从QQQ

CIF主JKCP状态不变主从JK触发器01CP010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态1RS

CIF从QQQ

CIF主JK分析JK触发器的逻辑功能数字逻辑与数字系统湖南科技大学计算机科学与工程学院01CP010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态1RS

CIF从QQQ

CIF主JK分析JK触发器的逻辑功能数字逻辑与数字系统湖南科技大学计算机科学与工程学院01CP010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态1RS

CIF从QQQ

CIF主JK分析JK触发器的逻辑功能数字逻辑与数字系统湖南科技大学计算机科学与工程学院CP010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态1RS

CIF从QQQ

CIF主JK保持原态分析JK触发器的逻辑功能数字逻辑与数字系统湖南科技大学计算机科学与工程学院CPCP高电平时F主状态由S'、R'决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。1RS

CIF从QQQ

CIF主JK结论：分析JK触发器的逻辑功能Qn10011100Qn01

Qn

CPJ

K

Qn

Qn+1

0001101101010101

×

×

×

×

JK触发器特性表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)主从JK触发器CJKQ例：画出JK

触发器输出波形J

K

Qn+1

00Qn

010

101

11

Qn

JK触发器真值表主从JK触发器主从JK触发器动作特点：1.主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0时，从触发器的输出状态由主触发器当时的状态决定。2.在CP=1的全部时间里输入信号的变化都将对主触发器起控制作用。2.脉冲触发方式数字逻辑与数字系统湖南科技大学计算机科学与工程学院

1.主从JK触发器在CP＝1期间，主触发器只有可能翻转一次。

2.只有在CP＝1的全部时间里输入状态始终未变的条件下，才可用CP下降沿到达时的输入状态决定触发器的次态。注意主从JK触发器2.脉冲触发方式数字逻辑与数字系统湖南科技大学计算机科学与工程学院例：已知主从JK触发器的输入及时钟波形如图所示，试画出输出端Q和Q

波形解：其输出波形如右图11011100010一次变化问题主从JK触发器数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器3.边沿触发方式由于JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CP的下降沿（或上升沿）到达时刻的输入信号的状态，与CP的其它时刻的信号无关。这样出现了各种边沿触发器。数字逻辑与数字系统湖南科技大学计算机科学与工程学院5.3触发器的触发方式第五章触发器3.边沿触发方式边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在CP=0及CP=1不接收信号。边沿触发器——CP脉冲上升沿或下降沿进行触发。正边沿触发器——CP脉冲上升沿触发。负边沿触发器——CP脉冲下降沿触发。

边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。数字逻辑与数字系统湖南科技大学计算机科学与工程学院（1）D

=0触发器状态不变当CP

=0时当CP

=1时触发器置“0”在CP

=1期间，触发器保持“0”不变011101100101封锁边沿触发式D触发器G5G6G2G1数字逻辑与数字系统湖南科技大学计算机科学与工程学院（1）D

=1触发器状态不变当CP

=0时当CP

=1时触发器置“1”在CP=1期间，触发器保持“1”不变011110001011封锁封锁边沿触发式D触发器边沿触发D触发器又叫做维持阻塞型D触发器数字逻辑与数字系统湖南科技大学计算机科学与工程学院边沿触发式D触发器CDQ上升沿触发翻转逻辑符号波形图维持-阻塞D触发器的逻辑功能与同步D触发器的功能相同，因此，特性表和真值表也相同。区别在于维持-阻塞D触发器只有在CP上升沿到达时刻才有效数字逻辑与数字系统湖南科技大学计算机科学与工程学院异步端与多输入端5.4触发器中其余端的处理异步端异步端多输入端逻辑符号数字逻辑与数字系统湖南科技大学计算机科学与工程学院各组成部分的功能输入端D,为异步置位端，为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。异步端与多输入端数字逻辑与数字系统湖南科技大学计算机科学与工程学院SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0，，Q保持不变。SD=RD=1，D=0，CP=1时，G4输出为0，，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变，。G1、G2组成的RS触发器置0。D=0时维持阻塞D触发器工作原理异步端与多输入端数字逻辑与数字系统湖南科技大学计算机科学与工程学院SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。SD=RD=1，D=1，CP=1时，G3输出0，Q置1。线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。D=1时异步端与多输入端数字逻辑与数字系统湖南科技大学计算机科学与工程学院例

已知维持阻塞边沿D触发器输入CP和D信号的波形（已知），如图所示，试画出输出端Q和的波形。异步端与多输入端数字逻辑与数字系统湖南科技大学计算机科学与工程学院1.触发器的脉冲工作特性触发器的脉冲工作特性是指：触发器对时钟脉冲、输入信号之间的时间关系的要求。5.5触发器的脉冲工作特性及主要参数1）建立时间tset从输入信号稳定到CP有效沿出现之间必要的时间间隔

2）保持时间tkeep从CP有效沿出现到触发器输出达稳定所需要的时间间隔

3）CP脉冲宽度tWCP高电平宽度tCPH

CP低电平宽度tCPL脉冲周期T=tCPH+tCPL

T>tset+tkeep数字逻辑与数字系统湖南科技大学计算机科学与工程学院触发器的应用非常广泛，是时序逻辑电路重要的组成部分，其典型应用将在下一章中作较详细的介绍。这里先举一例，使读者体会触发器的“记忆”作用。触发器“记忆”功能的举例例：设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。数字逻辑与数字系统湖南科技大学计算机科学与工程学院触发器“记忆”功能的举例

1.用门电路组成的基本电路

开始抢答前，三按键开关KA、KB、KC均不按下，A、B、C三信号都为0，GA、GB、GC门的输出都为1，三个发光二极管均不亮。数字逻辑与数字系统湖南科技大学计算机科学与工程学院触发器“记忆”功能的举例开始抢答后，如KA第一个被按下，则A=1，GA门的输出变为VOA=0，点亮发光二极管DA，同时，VOA的0信号封锁了GB、GC门，KB、KC再按下无效。

讨论：该电路有缺陷吗？数字逻辑与数字系统湖南科技大学计算机科学与工程学院触发器“记忆”功能的举例开始抢答前，先按一下复位键KR，即3个触发器的R信号都为0，使QA、QB、QC均置0，三个发光二极管均不亮。开始抢答后，如KA第一个被按下，则FFA的S=0，使QA置1，GA门的输出变为VOA=0，点亮发光二极管DA，同时，VOA的0信号封锁了GB、GC门，KB、KC再按下无效。2.用基本RS触发器组成的电路其中KR为复位键，由裁判控制。该电路与门电路功能一样，但由于使用了触发器，按键开关只要按一下，触发器就能记住这个信号。如KA第一个被按下，则FFA的S=0，使QA置1，然后松开KA，此时FFA的S=R=1，触发器保持原状态，保持着刚才的QA=1，直到裁判重新按下KR键，新一轮抢答开始。这就是触发器的“记忆”作用。数字逻辑与数字系统湖南科技大学计算机科学与工程学院触发器的选择和使用各种触发器具有不同的逻辑功能，即使功能相同，不同系列的触发器在结构、性能等方面也有差异，在使用中注意处理好一些实际问题，综述如下：基本RS触发器及其性质是触发器电路的基础。同步RS触发器，在基本RS触发器的基础上加入时钟脉冲，缺点是有空翻现象。实用的集成时钟触发器分为主从型、边沿型和主从边沿型。同步触发器有空翻现象，只能用在脉冲高或低有效电平作用期间输入信号不变的场合。数字逻辑与数字系统湖南科技大学计算机科学与工程学院边沿触发方式分上升、下降沿触发，无空翻，抗干扰能力强，但使用这种触发器时，对时钟脉冲的边沿要求严格。时间不能长，防止电路无法正常工作。主从触发器也无空翻，但采取双拍工作方式，主触发器可能误动作，抗干扰能力依然较弱，由于电路实际上存在延迟时间，所以，时钟输入和信号输入在作用时间上应当很好配合，否则就不能可靠地工作。要求信号输入在CP有效作用沿前、后各有一段时间保持不变。在选用时根据需要从速度、功耗、功能、触发方式等方面考虑。设置直接置0、置1为使用触发器提供了方便。触发器的选择和使用数字逻辑与数字系