计算机组成原理第4章作业答案课件

存储器习题参考答案1.解释概念：

主存：主存储器的简称，主要特点是可以和CPU直接交换信息。(P70)辅存：辅助存储器的简称，是主存储器的后援存储器，用来存放当前暂时不用的程序和数据，它不能与

CPU直接交换信息。(P70)

Cache：高速缓冲存储器，用在主存和CPU之间使两者速度更好地匹配。(P71)RAM：随机存储器，是一种可读/

ROM：只读存储器，是能对其

存储的内容读出，而不能对其重新写入的存储器。这种存储器一旦存入了原始信息后，在程序执行的过程中，只能将内部信息读出，而不能随意重新写入新的信息去改变原始信息。(P69)

PROM：是可以实现一次性编程的只读存储器。(P89)

EPROM：是一种可擦除可编程

只读存储器。它可以由用户对其快，接近于Cac而寻址空间和位价却接近于主存。主存—辅存层次在存储（物理地址空间虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成=160Mb/s=20MB/s=5MW/s注意字长（32位）不是16位。（注：本题的兆单位来自时0•1

•2

•3……按字4

节编•址5时的•6主存•7配图如下：……

……

……字地址

HB—————字节地址—————LB•0•4•8……

65532

65533

65534

65535655282K×8：16K×32

/2K

×

8

=8×4=32片4K×4：16K×32

/4K

×

4

=4×8=32片集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周时=2ms/256行=0.0078125ms

=7.8125µs即：每7.8125µs刷新一行。分散2ms内可重复刷新遍数=2ms/51.2µs≈39遍8位=

512K位=219位；思路：如要满足地址线少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。结论：如果满足地址线有几片RAM芯片共有多少片

RAM？CPU如何选择各（4）总片数=128片；板地（址5片）地C址PU通过片内最地高址3位地址译3

码选3

板，次高123位地址译17 15

1412

11电平为读，低电平为写）。现的芯片，画出CPU和存储芯片的连接图。要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为A15

…

A12

A11…

A8A7 …

A4

A3

…

A00

0

0

0

0

0

0

0

0

00

0

0

0

0

0•…0

0

00

1

1

1

1

1

1•…最小4K×8位系统程序区相邻12K×8位序区第二步，根据地址范围的容量及其在计算机系统1中1的作1用，1

确1定最1小4KB最小系统程序区选择2片4K×4位ROM；与其相邻的12KB用户•程用序户程区选择3片4K×8位RAM。第三步，分配CPU地址线。将•0CPU0的低012位1

地0址线0A101~A00与02片40K×4位R0OM和03片04K0×80位R0AM的地址线相连。第四步，形成片选信号。CPU和存储器连接逻辑图及片选逻辑：-MREQA15A14A13A12•7C41-3G82（A

3：-8G）2B•B•A+5VA11…A0CPUD7…D4•A4K1×1

4

…•4AK1×A104

…•4AK1×1A80

…•4AK1×1A80

…•A4K1×1A80

…ROM

ROM

RAM

RAM

RAM•D7

…•D3D4

…•D7D0

…•D7

D0…•D7

D0…-CS0-Y0-Y1-CS1G1•-Y2

•-Y-CS2-理由：字扩展需设计片选译码，较麻烦，而位扩展只需将数据线按位引出即可。本题如选用2K×8

ROM，则

RAM也应选2K×8的。否则片选要采用二级译码，实现较麻烦。当需要RAM、ROM等多种芯片混用时，应尽量选容量等外特性较为一致的芯片，以便于简化连线。

2）应尽可能的避免使用二级译

码，以使设计简练。但要注意在需；（ROM无读/写控制端）（1）用74138译码器画，储芯片都有与其相同的数据，分析故障原因。（4）根据（1）的连接图，若出现地址线A13与接逻辑图：D7•…D0-MREQA15A14A13CPU•A12•…A074138（3：8）•B•AC

-G2A-G2BG1+5VA12…8K×8

A0SRAMA12…8K×8

A0SRAMA12…8K×8

A0SRAMA12……8K×8A0SRAM•D07

…•D7 …

•D7D0

…

•D7D0

…•--CSY00-Y2-CS1…-CS2

-Y1…-Y7（2）每片RAM的地址0~81918192~1638316384~2457524576~3276732768~4095940960~49151A15

…

A12

A11

…A8…A7A0…A4

A3•0000000000000000•…0

00111111

11111110

01000000

0000000•…•00111111MREQ端错连或短路；

3）该片的-CS端与地线错连或短路；在此，假设芯片与译码行问到A13=1的对应空间中去。、1100001，检查上述代码是1100000纠错如下：

P4=0，P2=1，P1=1，011表示第3位出错。

1100001纠错如下：解：本题中，只有访=（63/4+1）T

=16.75T与常规存储器的速度相比，加快了：（64-16.75）T

=47.25T因为C

che和理以及访问机制不同（主存是按地址访问，Cache是按内容及地址访问）。在全相联映射方式下，设计主存地址格式。若存储字长为32位，解：（1）/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAe字块内地址缓存字块地址主存字块标记7位9位2位块内地址缓存字块地址9位2位（3）在四路组相联映射方式下，缓存分2^9/4=2^7组，即q=7，则主存字块标记在四路组相联映射下为18-q-b=18-7-2=9位。组地址主存字块标记

字块内地址9位7位2位（4）全相联映射下主存字块标记为18-b=18-2=1位。主存字块标记

字块内地址16位2位（5）主存容量为256K字*32位=2^20B，得主存地址为20位。缓存容量为2K字*32位=2^13B。得/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAedjQQ_字块内地址主存字块标记16位4位字块内地址缓存字块地址主存字块标记7位9位4位4800/(4800Cache-主存系统的平均访问时间为：

30ns*96%+150ns*（1-96%）解：主存容量为4096*128字=2^19字，故主存字地址有19位。/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAedjQQ_组地址

字块内地址主存字块标记8位4位4路组相7连位，设计一个四路组相联映2（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主出操作。当主存时，将主存0号字块（0~7）调入/view14/M00/04/0E/wKh2•主存字

•Cache组地