一种新的和式带隙电流源

一种新的和式带隙电流源

近年来，随着蛋白质c的提高，电路的设计水平迅速提高。在数模混合电路和模拟电路中，标准片的源被广泛应用。在某些情况下，输出的电压或电压不受温度或电力的变化的影响。标准电流源——20个国家的c电路模拟部分提供稳定的静态工作点。本文在传统和式带隙基准电流源的基础上,设计了一种新的和式带隙基准电流源,使电路得到简化,并且分析了其工作原理及改进条件,为了避免失调问题,电路并没有使用运算放大器,而是采用自偏置、共源共栅(cascode)结构,该结构使得电源电压抑制比得到了很大的提高.用Hspice仿真(采用ChartedCMOS0.35μm5VCMOS工艺),结果表明在-40～85℃温度范围内,具有15.2×10-6/℃的温度系数,电源电压抑制比为-51.8dB.1传统和式电流源电路传统的和式带隙基准电流源基本原理如图1所示,图中和电流Iout=IPTAT+IPTVBE·IPTAT(acurrentproportionaltoabsolutetemperature)具有正温度特性,IPTVBE(acurrentproportionaltoVBE)具有负温度特性.传统和式电流源的电路如图2所示,电路由三部分组成:电流源IPTAT,电流源IPTVBE,及和电流.电流源IPTAT:主要由PNP管Q1、Q2,电阻R1和恒流源(M1、M2、M3、M4)构成.当M3、M4完全相同,且流过它们的电流也相等(这里可以将M1、M2设计成相同)时,可以认为M3和M4的源端电平相等(这将在下文加以说明).则ΙΡΤAΤ=(VEB1-VEB2)/R1(1)IPTAT=(VEB1−VEB2)/R1(1)电流源IPTVBE:主要由PNP管Q3,电阻R2和恒流源(M11、M12、M13、M14)构成.同理使M13和M14的源端电平相等.则ΙΡΤVBE=VEB3/R2(2)IPTVBE=VEB3/R2(2)和电流:IPTAT通过电流镜放大m倍,IPTVBE通过电流镜放大了n倍.则ΙΟUΤ=m(VEB1-VEB2)/R1+nVEB3/R2(3)IOUT=m(VEB1−VEB2)/R1+nVEB3/R2(3)2提高源电路的电压源电路(1)vgs3-vgs4的设计在传统和式带隙基准电流源的基础上,对传统和式带隙基准电流源进行改进,设计了一种新的和式带隙基准电流源,设计的基本电路如图3所示,该电路要比图2少用了6个MOS管,1个PNP管(不包括附加电路).电流源IPTAT由Q1、Q2、R1和恒流源(M1、M2、M3、M4)组成.电流源IPTVBE由Q1、R2及相应恒流源组成.在一般情况下,我们都希望X、Y、Z三点电平相等,在很多设计中通常会加一差分运算放大器,将这些电平强制相等,这里通过分析设计相应的MOS管,使这几个点的电平近似相等.由图3可以看出Y与X的电平之差为VY-VX=Vgs3-Vgs4(4)VY−VX=Vgs3−Vgs4(4)设M3的漏电流为I1,M4的漏电流为I2,M10的漏电流为I3,则Vgs3-Vtn=[2Ι1μnCo(W/L)3(1+λnVds3)]12=[μpCo(W/L)1(Vsg1+Vtp)2(1+λpVsd1)μnCo(W/L)3(1+λnVds3)]12(5)Vgs4-Vtn=[2Ι2μnCo(W/L)4(1+λnVds4)]12=[μpCo(W/L)2(Vsg2+Vtp)2(1+λpVsd2)μnCo(W/L)4(1+λnVds4)]12(6)Vgs3−Vtn=[2I1μnCo(W/L)3(1+λnVds3)]12=[μpCo(W/L)1(Vsg1+Vtp)2(1+λpVsd1)μnCo(W/L)3(1+λnVds3)]12(5)Vgs4−Vtn=[2I2μnCo(W/L)4(1+λnVds4)]12=[μpCo(W/L)2(Vsg2+Vtp)2(1+λpVsd2)μnCo(W/L)4(1+λnVds4)]12(6)μn、C0、λn、Vtn、Vtp分别为电子迁移率、单位面积栅电容、厄来电压系数、NMOS管和PMOS管阈值电压,设计中将M1、M2、M3、M4的沟道长度设计得比较长,使得λpVsd1≪1,λpVsd2≪1,λnVds3≪1,λnVds4≪1λpVsd1≪1,λpVsd2≪1,λnVds3≪1,λnVds4≪1从图中可以看出Vsg1=Vsg2,则Vgs3-Vgs4=[μpCo(Vsg1+Vtp)2μnCo]12⋅[(W/L)1(W/L)3-(W/L)2(W/L)4]12(7)Vgs3−Vgs4=[μpCo(Vsg1+Vtp)2μnCo]12⋅[(W/L)1(W/L)3−(W/L)2(W/L)4]12(7)在设计中,使(WL)1=(WL)2,(WL)3=(WL)4(WL)1=(WL)2,(WL)3=(WL)4,得到Vgs3-Vgs4=0,所以VY=VX对于Z点与Y点的电平,同样可以得到VY-VΖ=Vgs10-Vgs4=[2μnCo]12⋅[Ι3(W/L)10-Ι2(W/L)4]12(8)VY−VZ=Vgs10−Vgs4=[2μnCo]12⋅[I3(W/L)10−I2(W/L)4]12(8)在设计中使(W/L)10=b×(W/L)4,只有当I3=b×I2时,Z点与Y点电平相等,即为电路改进必须满足的条件.(2)电流的输出ln驱动的依据在满足X,Y,Z三点电平相等的条件下,设计MOS管的宽长比,各路电流的大小见图3.VEB2+ΙΡΤAΤ⋅R1=VEB1(9)VΤln(ΙΡΤAΤ/ΙS2)+ΙΡΤAΤ⋅R1=VΤln[(c+1)ΙΡΤAΤ/ΙS1](10)VEB2+IPTAT⋅R1=VEB1(9)VTln(IPTAT/IS2)+IPTAT⋅R1=VTln[(c+1)IPTAT/IS1](10)其中VΤ=kΤq为热电势,IS1为Q1的反向饱和电流,IS2为Q2的反向饱和电流.Q2、Q1的发射极面积比设为n,IS2/IS1=n,故式(10)简化为ΙΡΤAΤ=VΤln(c+1)n/R1(11)ΙΡΤVBE=VEB1/R2(12)得和电流为ΙΟUΤ=aVΤln(c+1)n/R1+VEB1/R2=1R1[R1R2VEB1+aVΤln(c+1)n](13)式(13)中VEB1、VT、R1、R2的值都随着温度的变化而变化,而分式R1R2中R2的温度特性与R1相抵消,式(13)无须考虑R2的温度特性.根据温度特性的要求对式(13)求导可得∂ΙΟUΤ∂Τ=1R1[R1R2∂VEB1∂Τ+aVΤΤln(c+1)n]+[R1R2VEB1+aVΤln(c+1)n]-1R21∂R1∂Τ(14)由电阻的温度模型,在室温下可得1R1∂R1∂Τ=ΤC1(15)TC1为电阻的一阶温度补偿系数,则∂ΙΟUΤ∂Τ=1R1{[R1R2VEB1+aVΤln(c+1)n](1Τ-ΤC1)-R1R21.5VΤ+Eg/qΤ}(16)Eg≈1.12eV,为硅的带隙能量.注意以上所有的公式推导是基于图3中的Y点与Z点的电平相等,为了满足这一要求(上文已说明),必须使IPTVBE=b·IPTAT,即要使R1R2VEB1=bVΤln(c+1)n(17)将式(17)代入式(16),得∂ΙΟUΤ∂Τ=1R1{[(a+b)VΤln(c+1)n](1Τ-ΤC1)-R1R21.5VΤ+Eg/qΤ}(18)通过设计MOS管尺寸的比例关系及PNP管,保证a+b、c、n为定值,在室温下,通过调节电阻R1、R2的比例,即可得∂ΙΟUΤ∂Τ|Τ=ΤΝΟR=0.将式(17)代入式(13),得输出电流ΙΟUΤ=1R1[(a+b)VΤln(c+1)n](19)对于式(17)ln[(c+1)VΤln(c+1)n]/R1ΙS1=[R2R1ln(c+1)n]b(20)式(20)中,在室温下,除R1和b外,其余各变量都为定值,则对于某一b值必有一R1值与其对应,由式(19)可以看出,输出电流的大小由R1决定,因此,在保证a+b为定值的条件下,通过改变b值来改变R1,从而改变输出电流IOUT.(3)hartedc10.33用Hspice对改进的电路和传统电路进行仿真(采用ChartedCMOS0.35μm5V工艺),仿真结果见表1,可以看出电路改进后,电路结构得到了简化,功耗减小,但温度特性和电源电压抑制比并没有改变.3带隙基准电流源电路在很多带隙基准电压源、电流源的设计中,电路中通常包括运算放大器,但运算放大器存在失调电压,同时其电源电压抑制比在很大程度上受限于运算放大器,因而会使得带隙基准电压源、电流源电路的性能指标的进一步提高受到很大限制.这里不用运算放大器,而在设计的改进电路的基础上设计了一种自偏置、共源共栅(cascode)结构的带隙基准电流源电路.设计的实际电路如图4所示,电路采用自偏置、共源共栅(cascode)结构,不仅能在电路工作状态下保证X、Y、Z三点的电平更接近相等,还能使输出电流IOUT具有较高的电源电压抑制比.(1)带隙电路电流源设计该基准电流源由三部分组成:启动电路、带隙电路和电流输出级.启动电路电路通电前,所有工作点都为低电平.电路刚通电时,MOS管M25、M26截止,M24导通,P点电位立即被拉上去,M27导通,有电流从MOS管M1、M3以及M27中流过,电路中的工作点会立即建立起来.电路稳定工作后,M24、M26形成一通路,在设计中,M24的长比宽大得多,流过M24、M26的电流会很小,使得P点电平很低,通常为15mV,这样M27截止,启动电路不起作用.带隙电路电流源IPTAT由Q1、Q2、R1和恒流源(M1,M2,M3,M4,M5,M6,M7,M8)构成.在设计中必须使X、Y、Z三点电平相等.ΙΡΤAΤ=(VΤln20)/R1(21)电流源IPTVBE由Q1、R2和恒流源(M6,M8,M18,M19等)构成.ΙΡΤVBE=VEB1/R2(22)电流输出级电流IPTAT和IPTVBE在M20的漏端叠加,通过电流镜(M20,M21,M22,M23)后输出.ΙΟUΤ=52(VΤln20)/R1+VEB1/R2(23)(2)模型材料中温度系数对所设计的带隙电流源进行Hspice仿真(采用ChartedCMOS0.35μm5V工艺).(a)温度特性测试条件:温度从-40℃变化到85℃,电源电压为5V.根据模拟结果图5,可以看出,对于tt模型,当温度在25℃左右时,输出电流具有零温度系数;低于25℃时,输出电流具有负温度系数;高于25℃时,具有正温度系数.根据模拟结果测得典型温度点处的电流分别为Τ=25℃,Ιout=104.90μA；Τ=-40℃‚Ιout=105.10μA；Τ=85℃‚Ιout=105.10μA根据各温度的电流值,计算得温度系数:TC=15.2×10-6/℃,并且工艺库的其他4种模型温度系数如图5所示,可以看到在ff模型时,温度系数为19.0×10-6/℃;ss模型时,温度系数为16.0×10-6/℃;fs模型时,温度系数为14.5×10-6/℃;sf模型时,温度系数为19.0×10-6/℃.(b)电源电压抑制比特性测试条件:电源电压从2V变化到8V,温度为室温25℃.tt模型的模拟结果见图6,电源电压Vdd从4.5V变化到5.5V时,输出电流Iout从104.79μA变化到105.06μA,输出电流的变化范围很小,计算得电源电压抑制比为-51.8dB.在相同条件下,对改进电路(图3)进行仿真,如图7所示,计算得电源电压抑制比为-33.9dB,比较图6和7,可以看出,采用自偏置的共源共栅结构可以